公开(公告)号：CN113345858A

公开(公告)日：2021-09-03

申请号：CN202011264611.9

申请日：2020-11-12

Applicant: 三星电子株式会社

Inventor： 任忠彬 ,  金正雨 ,  金知晃 ,  卞贞洙 ,  沈钟辅 ,  李斗焕 ,  崔敬世 ,  崔正坤 ,  表声磤

IPC: H01L23/485 ,  H01L23/498 ,  H01L23/522 ,  H01L23/528 ,  H01L25/10 ,  H01L25/16 ,  H01L25/00 ,  H01L21/768

Abstract: 一种半导体封装件包括：再分布层，其包括多个再分布绝缘层、构成下布线层的多个再分布线图案、以及在穿透多个再分布绝缘层中的至少一个再分布绝缘层的同时连接到多个再分布线图案中的一些再分布线图案的多个再分布通孔；至少一个半导体芯片，其被布置在再分布层上；扩展层，其围绕再分布层上的至少一个半导体芯片；以及覆盖布线层，其包括至少一个基本绝缘层、构成上布线层的多个布线图案、以及在穿透至少一个基本绝缘层的同时连接到多个布线图案中的一些布线图案的多个导电通孔。

公开(公告)号：CN108206172A

公开(公告)日：2018-06-26

申请号：CN201711344807.7

申请日：2017-12-15

Applicant: 三星电子株式会社

Inventor： 表声磤 ,  沈钟辅 ,  金知晃 ,  赵汊济 ,  韩相旭

IPC: H01L23/498 ,  H01L23/538 ,  H01L25/065

Abstract: 一种半导体封装包括：第一衬底，包括第一上部接垫，所述第一上部接垫位于所述第一衬底的顶表面上；第二衬底，包括第二上部接垫，所述第二上部接垫位于所述第二衬底的顶表面上，所述第二上部接垫的节距小于所述第一上部接垫的节距；以及第一半导体芯片，位于以下两者上并电连接到以下两者：(i)所述第一上部接垫中的至少一个以及(ii)所述第二上部接垫中的至少一个。本发明概念的一些示例性实施例可为半导体封装提供高可靠性。