-
公开(公告)号：CN114254579A
公开(公告)日：2022-03-29
申请号：CN202110702101.3
申请日：2021-06-24
Applicant: 三星电子株式会社
Abstract: 提供了用于对半导体制造工艺进行建模的系统和方法。用于对半导体制造工艺进行建模的系统包括至少一个第一处理器以及至少一个第二处理器。所述至少一个第一处理器被配置为提供通过使用设计图案样本和物理图案样本的多个图像对而训练的至少一个机器学习(ML)模型。物理图案样本是通过使用半导体制造工艺根据设计图案样本而形成的。所述至少一个第二处理器被配置为：将表示设计图案的形状和/或物理图案的形状的输入图像提供给所述至少一个第一处理器，并且基于从所述至少一个第一处理器接收的输出图像来生成定义物理图案和/或设计图案的输出数据。
-
公开(公告)号：CN105279306B
公开(公告)日：2021-05-18
申请号：CN201510400408.2
申请日：2015-07-09
Applicant: 三星电子株式会社
IPC: G06F30/398 , G06F30/20
Abstract: 本发明提供了检测应力、训练简化模型、释放应力的方法及计算系统。一种对包括了由不同材料形成的第一图案和第二图案的集成电路的应力进行检测的方法，该方法可以包括：确定第一图案的一个或多个应力检测点；将包括了一个或多个应力检测点中的第一应力检测点的区域划分为多个分隔区；计算第二图案在各分隔区处的面积；以及/或者基于第二图案在各分隔区处的面积来检测由第二图案施加至第一图案的第一应力检测点的应力水平。
-
公开(公告)号：CN101158804B
公开(公告)日：2013-01-02
申请号：CN200710005715.6
申请日：2007-02-13
Applicant: 三星电子株式会社
IPC: G03F1/38 , H01L21/027
CPC classification number: H01L21/0337 , H01L21/0338
Abstract: 在一种用于形成精细图案以将第一和第二图案从掩模完全地转移到接收物体上的掩模、以及一种形成所述掩模的方法中，所述掩模包括第一图案、第二图案和辅助图案。第一图案沿第一方向重复。第二图案排列在第一图案之间、与第一图案平行，并且具有第一宽度W1。辅助图案设置在第一图案和第二图案之间，并且沿第一方向与第二图案间隔第一距离D1。
-
Patent Agency Ranking
公开(公告)号：CN101158807A
公开(公告)日：2008-04-09
申请号：CN200710085637.5
申请日：2007-03-01
Applicant: 三星电子株式会社
IPC: G03F1/14 , H01L21/00 , H01L21/027 , G06F17/50
CPC classification number: G03F1/36
Abstract: 本发明提出了一种用于设计精细图案的方法和设备，可以将精细图案完全地转移到物体上。所述方法包括：读取用于曝光的精细图案的原始数据；将精细图案划分为不需要修正的第一图案和需要修正的第二图案；通过形成与第二图案维持第一距离D1的辅助图案来修正精细图案；通过运行包括第一辅助图案和第二辅助图案的仿真程序来估计要转移到目标物体上的精细图案；以及将所估计的精细图案与用于曝光的精细图案的原始数据进行比较，并且如果所估计的精细图案和用于曝光的精细图案之间没有差别，将已修正的精细图案指定为最终精细图案。
-
公开(公告)号：CN101158804A
公开(公告)日：2008-04-09
申请号：CN200710005715.6
申请日：2007-02-13
Applicant: 三星电子株式会社
IPC: G03F1/00 , G03F1/08 , H01L21/027
CPC classification number: H01L21/0337 , H01L21/0338
Abstract: 在一种用于形成精细图案以将第一和第二图案从掩模完全地转移到接收物体上的掩模、以及一种形成所述掩模的方法中，所述掩模包括第一图案、第二图案和辅助图案。第一图案沿第一方向重复。第二图案排列在第一图案之间、与第一图案平行，并且具有第一宽度W1。辅助图案设置在第一图案和第二图案之间，并且沿第一方向与第二图案间隔第一距离D1。
-
公开(公告)号：CN107918687B
公开(公告)日：2023-12-01
申请号：CN201710523525.7
申请日：2017-06-30
Applicant: 三星电子株式会社
IPC: G06F30/398 , G06F30/392
Abstract: 一种用于评估集成电路中的图案的计算系统及方法。可评估集成电路中的图案，且可基于所述评估制作半导体装置。所述评估可包括：从基于对集成电路进行检验而产生的输入布局数据提取与为相同形状的各设计图案对应的第一图案，并对各所述第一图案进行叠加；基于所述叠加的第一图案，产生所述第一图案的分布数据；基于评估条件及所述分布数据，确定设计图案的评估轮廓；以及通过以各自具有所述评估轮廓的第二图案取代第一图案，产生输出布局数据。可基于所述输出布局数据检测所述集成电路中的弱点。所述制作可包括基于确定出集成电路包括少于临界数量的及/或临界浓度的弱点，将所述集成电路选择性地纳入半导体装置中。
-
公开(公告)号：CN107918687A
公开(公告)日：2018-04-17
申请号：CN201710523525.7
申请日：2017-06-30
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5072
Abstract: 一种用于评估集成电路中的图案的计算系统及方法。可评估集成电路中的图案，且可基于所述评估制作半导体装置。所述评估可包括：从基于对集成电路进行检验而产生的输入布局数据提取与为相同形状的各设计图案对应的第一图案，并对各所述第一图案进行叠加；基于所述叠加的第一图案，产生所述第一图案的分布数据；基于评估条件及所述分布数据，确定设计图案的评估轮廓；以及通过以各自具有所述评估轮廓的第二图案取代第一图案，产生输出布局数据。可基于所述输出布局数据检测所述集成电路中的弱点。所述制作可包括基于确定出集成电路包括少于临界数量的及/或临界浓度的弱点，将所述集成电路选择性地纳入半导体装置中。
-
公开(公告)号：CN105279306A
公开(公告)日：2016-01-27
申请号：CN201510400408.2
申请日：2015-07-09
Applicant: 三星电子株式会社
CPC classification number: G06F17/5081 , G06F17/5009
Abstract: 本发明提供了检测应力、训练简化模型、释放应力的方法及计算系统。一种对包括了由不同材料形成的第一图案和第二图案的集成电路的应力进行检测的方法，该方法可以包括：确定第一图案的一个或多个应力检测点；将包括了一个或多个应力检测点中的第一应力检测点的区域划分为多个分隔区；计算第二图案在各分隔区处的面积；以及/或者基于第二图案在各分隔区处的面积来检测由第二图案施加至第一图案的第一应力检测点的应力水平。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.029 seconds)
