-
公开(公告)号：CN1753103B
公开(公告)日：2011-09-28
申请号：CN200510092345.5
申请日：2005-08-29
Applicant: 三星电子株式会社
IPC: G11C11/417 , G11C7/12 , H01L27/11
CPC classification number: G11C7/12 , G11C7/18 , G11C2207/002 , H01L27/0688 , H01L27/1108
Abstract: 集成电路存储设备包括：电耦接到第一对位线的第一列存储器元件以及位线预充电和选择电路。该位线预充电和选择电路包括薄膜晶体管的至少一个层叠布置。这些薄膜晶体管包括第一PMOS薄膜上拉晶体管和第一NMOS薄膜通道晶体管。这些薄膜晶体管电耦接到第一对位线之一。第一列存储器元件包括一列TFT SRAM元件。
-
公开(公告)号：CN100367240C
公开(公告)日：2008-02-06
申请号：CN200310124070.X
申请日：2003-10-27
Applicant: 三星电子株式会社
CPC classification number: G06F12/0893 , G06F2212/3042 , G11C7/22 , G11C11/4076 , G11C2207/2245 , G11C2207/2281 , G11C2207/229
Abstract: 提供一种在相同时间读和写数据的集成电路和方法。该集成电路具有分离的输入和输出端口并在时钟信号的周期内输入写地址和读地址。该电路包括分别包含多个子存储块的存储块，分别对应存储块的高速缓冲存储块、和标记存储控制单元。标记存储控制单元以响应写地址或读地址控制从存储块和高速缓冲存储块中读数据和对存储块和高速缓冲存储块中写数据。特别地，如果读地址的高位地址和写地址的高位地址彼此相同，在相同的时间执行从存储块和高速缓冲存储块中读取数据并将数据写入存储块和高速缓冲存储块中。
-
公开(公告)号：CN1350301B
公开(公告)日：2012-03-21
申请号：CN01137048.3
申请日：2001-10-16
Applicant: 三星电子株式会社
CPC classification number: G11C7/1039 , G11C7/1051
Abstract: 为了降低半导体存储器中的循环时间并使其高速操作，该存储器构建为具有多级管线结构。具有多级管线结构的半导体存储器，包括：一两级管线结构，包括存储单元阵列，检测放大器以及数据寄存器；和设置在检测放大器和共用数据线之间的附加数据寄存器，其中所述附加数据寄存器包括自锁存驱动电路。
-
公开(公告)号：CN1753103A
公开(公告)日：2006-03-29
申请号：CN200510092345.5
申请日：2005-08-29
Applicant: 三星电子株式会社
IPC: G11C11/417 , G11C7/12 , H01L27/11
CPC classification number: G11C7/12 , G11C7/18 , G11C2207/002 , H01L27/0688 , H01L27/1108
Abstract: 集成电路存储设备包括：电耦接到第一对位线的第一列存储器元件以及位线预充电和选择电路。该位线预充电和选择电路包括薄膜晶体管的至少一个层叠布置。这些薄膜晶体管包括第一PMOS薄膜上拉晶体管和第一NMOS薄膜通道晶体管。这些薄膜晶体管电耦接到第一对位线之一。第一列存储器元件包括一列TFT SRAM元件。
-
Patent Agency Ranking
公开(公告)号：CN1077048A
公开(公告)日：1993-10-06
申请号：CN93103554.6
申请日：1993-03-31
Applicant: 三星电子株式会社
IPC: G11C5/14
CPC classification number: G11C5/147
Abstract: 一种产生加到半导体存储器存储元件上的内源电压的电路，包括：基准电压发生电路，用以产生基准电压；比较器，用以比较内源电压与基准电压；激励器，用以在比较器的控制下将外源电压激励成内源电压；低基准电压发生电路，用以在外源电压低于基准电压时产生控制信号使激励器完全导通，从而所述低基准电压发生电路的控制信号防止激励器接收比较器的输出信号，以便将外源电压加到存储器的存储元件上。
-
公开(公告)号：CN1350301A
公开(公告)日：2002-05-22
申请号：CN01137048.3
申请日：2001-10-16
Applicant: 三星电子株式会社
CPC classification number: G11C7/1039 , G11C7/1051
Abstract: 为了降低半导体存储器中的循环时间并使其高速操作,该存储器构建为具有多级管线结构。例如,该多级管线结构包括一三级管线,其中在检测放大器和主数据线之间引入一附加的数据寄存器。余下的存储器结构可以与传统的两级管线半导体存储器相兼容的方式构建。
-
公开(公告)号：CN1085004A
公开(公告)日：1994-04-06
申请号：CN93109684.7
申请日：1993-08-06
Applicant: 三星电子株式会社
CPC classification number: G11C11/419
Abstract: 半导体存储器件中静态随机存取存储器的一种电流检测电路，该电路有一个由NMOS晶体管构成电流/电压转换器，NMOS晶体管的沟道分别连接在数据线对的各数据线与电压检测放大器输入节点之间，晶体管的各栅极交叉耦合，因而可以将电流快速转换成电压，从而能快速检测存储在存储单元中的数据。
-
公开(公告)号：CN1507051A
公开(公告)日：2004-06-23
申请号：CN200310124070.X
申请日：2003-10-27
Applicant: 三星电子株式会社
CPC classification number: G06F12/0893 , G06F2212/3042 , G11C7/22 , G11C11/4076 , G11C2207/2245 , G11C2207/2281 , G11C2207/229
Abstract: 提供一种在相同时间读和写数据的集成电路和方法。该集成电路具有分离的输入和输出端口并在时钟信号的周期内输入写地址和读地址。该电路包括分别包含多个子存储块的存储块，分别对应存储块的高速缓冲存储块、和标记存储控制单元。标记存储控制单元以响应写地址或读地址控制从存储块和高速缓冲存储块中读数据和对存储块和高速缓冲存储块中写数据。特别地，如果读地址的高位地址和写地址的高位地址彼此相同，在相同的时间执行从存储块和高速缓冲存储块中读取数据并将数据写入存储块和高速缓冲存储块中。
-
公开(公告)号：CN1043694C
公开(公告)日：1999-06-16
申请号：CN93103554.6
申请日：1993-03-31
Applicant: 三星电子株式会社
IPC: G11C5/14
CPC classification number: G11C5/147
Abstract: 一种产生加到半导体存储器存储元件上的内源电压的电路，包括：基准电压发生电路，用以产生基准电压；比较器，用以比较内源电压与基准电压；激励器，用以在比较器的控制下将外源电压激励成内源电压；低基准电压发生电路，用以在外源电压低于基准电压时产生控制信号使激励器完全导通，从而所述低基准电压发生电路的控制信号防止激励器接收比较器的输出信号，以便将外源电压加到存储器的存储元件上。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.041 seconds)
