-
公开(公告)号：CN1543604B
公开(公告)日：2012-05-30
申请号：CN01822793.7
申请日：2001-12-18
申请人： 自由度半导体公司
发明人： 迈克尔·C·伍德 , 乔治·E·巴克 , 詹姆斯·M·西比格特罗斯
CPC分类号： G06F11/348 , Y02D10/34
摘要： 本发明的实施例涉及在主开发系统与后台调试通信接口(52)连接，而且已经使能后台调试模式的情况下，防止振荡器停振的机构。这允许后台调试操作在目标数据处理系统处于低功率模式下继续进行。其它实施例涉及允许主开发系统向目标数据处理系统请求同步定时脉冲，使得能够针对后台通信确定正确时钟速度的机构。可选实施例涉及带有系统时钟单元和后台调试系统(14)的数据处理系统，其中后台调试系统包括与系统时钟单元分离的后台调试时钟单元，及使能控制(44)。当使能控制有效时，后台调试时钟单元以独立于系统时钟单元的方式被使能。
-
公开(公告)号：CN1613212B
公开(公告)日：2010-10-27
申请号：CN02826984.5
申请日：2002-12-17
申请人： 自由度半导体公司
发明人： 维吉利奥·A.·弗尔南兹 , 戴维·W.·弗德鲍莫尔 , 达瑞恩·V.·维宁格尔
IPC分类号： H04B17/00 , G01R31/3167 , G01R31/3185
CPC分类号： G01R31/318558 , G01R31/3167
摘要： 集成电路中采用的一种启动传递控制器可以工作在时序管理器模式或透明模式。当工作在时序管理器模式时，启动传递控制器允许用来启动多个发送或接收信号的多个信号传递到它们相应的发送或接收子电路。所述多个信号中的每一个信号允许以预定的时序和持续时间传递，可以受或不受启动传递控制器收到的多个控制位的影响。当工作在透明模式下时，所有的启动信号都可以传递到相应的目标子电路。
-
公开(公告)号：CN100587839C
公开(公告)日：2010-02-03
申请号：CN00121974.X
申请日：2000-07-27
申请人： 自由度半导体公司
IPC分类号： G11C11/4063 , G11C11/413 , G11C7/00
摘要： 一种采用可编程延迟电路控制地址缓冲器的存储器。为该存储器件的每个模块设置可编程延迟电路。由全局熔断电路对每个模块进行延迟编程。在将存储器件制造在集成电路(IC)上之后，在各种电压和温度条件下测量每个模块内的所有数据路径，以识别存储器件所有模块中最慢的数据路径。全局熔断电路也用于对该时钟控制电路内的延迟器件编程，以使时钟控制电路和数据块内的程序延迟基本上相同。
-
公开(公告)号：CN100566206C
公开(公告)日：2009-12-02
申请号：CN02816359.1
申请日：2002-06-28
申请人： 自由度半导体公司
发明人： 李君颂 , 乔恩·D.·亨德里克斯 , 查尔斯·E.·塞伯格 , 何耀伦 , 艾兹法·因纳雅图拉
IPC分类号： H04B7/08
CPC分类号： H04B7/0871 , H04B1/1081 , H04B1/28 , H04B7/084 , H04B7/0865 , H04B7/0891 , H04L1/0618 , H04L27/38
摘要： 本发明的实施方案大体上涉及接收机。一个实施方案涉及一种具有多个传感器(例如天线)(102，104)的数字FM(100)接收机。在一个实施方案中，数字接收机包括具有信道处理单元的基带单元(116)。在一个实施方案中，信道处理单元能够在将输入信号合并之前计算或估计在它们之间的相位差。一个实施方案采用了相位估计方法来分集合并这些信号，而另一个实施方案采用了混合锁相环路方法。还有，本发明的一些实施方案在分集合并之后要进行回波消除。信道处理单元的一可选实施方案采用时空单元来对输入信号进行分集合并和回波消除。本发明的其它实施方案允许来自多个天线的输入信号能够通过未合并的基带单元，在那里输入信号可以具有不同的数据格式。
-
公开(公告)号：CN100492625C
公开(公告)日：2009-05-27
申请号：CN01814061.0
申请日：2001-07-11
申请人： 自由度半导体公司
IPC分类号： H01L23/482
CPC分类号： H01L23/5221 , H01L23/4821 , H01L2924/0002 , H01L2924/00
摘要： 本发明披露了一种电子元件，该电子元件包括衬底(110)和位于该衬底之上的空气桥路(890)。空气桥路至少具有第一层和位于第一层之上的第二层。空气桥路是导电的，其中空气桥路第一层的电阻小于空气桥路第二层的电阻。
-
公开(公告)号：CN100487911C
公开(公告)日：2009-05-13
申请号：CN01811029.0
申请日：2001-05-10
申请人： 自由度半导体公司
IPC分类号： H01L29/78 , H01L21/8238
CPC分类号： H01L21/823842 , H01L29/66545 , Y10S977/707 , Y10S977/721 , Y10S977/891
摘要： 公开了一种用于在一个半导体基片(102)中形成第一导电类型的第一晶体管(130)和第二导电类型的第二晶体管(132)的工艺。该基片(102)具有第一导电类型的第一孔道(106)和第二导电类型的第二孔道(104)。一个栅极电介质(108)形成于各孔道上。一层第一金属层(110)然后形成于栅极电介质(108)上。第一金属层(110)中位于第二孔道上的部分然后被去除。然后在各孔道上形成一层不同于所述第一金属的第二金属层(114)并且在第二金属(114)上形成一个栅极掩膜。各金属层(110、114)然后被形成图形以便将第一栅极遗留于第一孔道(106)上及第二栅极遗留于第二孔道(104)上。源极/漏极(138、142)然后被形成于第一(106)和第二(104)孔道上以便形成第一(130)和第二(132)晶体管。
-
公开(公告)号：CN100483949C
公开(公告)日：2009-04-29
申请号：CN02827491.1
申请日：2002-12-13
申请人： 自由度半导体公司
发明人： 威廉·J.·洛克尔 , 帕拉博·弥德亚 , 普简·A.·沃格 , 威廉·J.·瑞恩德尔肯奇
CPC分类号： H03F3/2175 , H03F2200/331 , H03M1/822 , H03M5/08
摘要： 本发明提供一种用于脉冲宽度调制(PWM)信号(30、130)的方法。输入是被调制的数字信号(24、124)。按图示的方式，被调制的输入信号或者是PDM信号，或者是PCM信号。在本发明的一个实施例中，PCM到PWM的转换器(16、116)包括占空比校正电路(48)。使用的方法可以包括对预测、内插、和校正后获得的值进行循环迭代。数字到模拟的转换系统(10)，使用工作在全数字域的PDM到PWM的转换器(20)，并且不包括模拟电路。
-
公开(公告)号：CN100449639C
公开(公告)日：2009-01-07
申请号：CN02825450.3
申请日：2002-12-13
申请人： 自由度半导体公司
发明人： 赫伯特·戈伦克因 , 尼古拉斯·D·里佐 , 布拉德利·N·恩戈尔
CPC分类号： G11C11/5607 , G11C11/15
摘要： 一种磁电部件，包括用于产生第一磁场的第一电流线(120，520，620，820)，磁存储器单元(140，540，640，740，840)，和用于产生第二磁场且基本平行于第一电流线的第二电流线(170，470)。该磁存储器单元包括具有靠近第一电流线，使得多态存储器层发出的磁通量基本被限制成围绕第一电流线的结构的多态存储器层。第二电流线靠近多态存储器层的一部分设置。
-
公开(公告)号：CN100423252C
公开(公告)日：2008-10-01
申请号：CN01819699.3
申请日：2001-11-07
申请人： 自由度半导体公司
发明人： 傅家祐 , 托马斯·A·韦特罗斯 , 黄荣丰
IPC分类号： H01L23/498
CPC分类号： H05K3/403 , H01L21/4857 , H01L23/49805 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/00014 , H05K1/0306 , H05K3/0052 , H05K3/341 , H05K3/3442 , H05K3/3484 , H05K3/4061 , H05K2201/09181 , H05K2201/09781 , H05K2201/10969 , Y02P70/613 , Y10T29/49117 , Y10T29/4913 , Y10T29/49155 , Y10T29/49165 , H01L2224/05599
摘要： 一种低外形集成模块(21，22，23)，制成为包括诸如陶瓷或PCB之类的材料的、固定在一起并包括通孔(32)的片(25)。所述通孔(32)穿过所述多个片中的至少一个从模块下表面部分地向模块上表面、在模块的侧面中延伸。用导电材料填充所述通孔。然后将该模块装到一个支撑基板上，该支撑基板在安装表面上具有面积比通孔下表面积大的焊盘。通孔的下表面与安装焊盘的上表面相邻放置，并这样焊接，使焊料沿模块侧面向上浸润通孔。
-
公开(公告)号：CN101266580A
公开(公告)日：2008-09-17
申请号：CN200810099232.1
申请日：1997-07-24
申请人： 自由度半导体公司
发明人： 小肯尼斯·L·迈克英泰尔 , 安托尼·M·雷普尔德 , 丹尼尔·W·皮克尼斯 , 斯蒂芬·P·林德奎斯特
IPC分类号： G06F12/08
摘要： 本发明用于解决高速存储器访问和低功耗性能的竞争性利害关系。数据处理系统(20)具有高性能片选(HPCE)信号，该片选信号是功能上可编程的，以根据一个访问占空比在预定数目的总线周期内保持被认定。一个任选项寄存器(52)中的位允许用户以下列几种方式对用于所保持的认定进行HPCE编程：总是，决不，或者最后一个有效的地址匹配之后许多周期，它允许用户在高速访问和低功耗之间确定折衷点。数据处理系统还在事务处理结束之前的一个总线周期提供可编程的片选信号非值，给予外部设备额外的时间在下一个总线周期开始之前从当前总线周期断开。数据处理器还具有脉冲串地址发生器(BAG)(55)，其具有可编程的事务处理模式，可同时应用于高速缓存和预取结构类型。
-
-
-
-
-
-
-
-
-
搜索结果
183 条记录 (耗时 0.032 秒)
