-
公开(公告)号：CN118538600A
公开(公告)日：2024-08-23
申请号：CN202410673007.3
申请日：2024-05-28
申请人： 成都海威华芯科技有限公司
发明人： 张峻峰
IPC分类号： H01L21/28 , H01L29/423
摘要： 本发明公开了一种利用双层介质结构制作双台阶T型栅的方法，包括：在氮化镓外延材料上利用LPCVD在高温下生长第一层氮化硅介质并将晶圆全覆盖，以隔离栅工艺前层所可能引入的杂质及表面态；对完成源漏电极和隔离工艺的器件，通过PECVD生长第二层氮化硅介质作为钝化层；随后通过光刻定义栅线条，晶圆整体匀涂缩胶，处理后使刻蚀窗口特征尺寸缩小，再在ICP‑RIE腔体中一次性刻蚀掉两层氮化硅介质至半导体外延结构界面处停止。之后去除刻蚀掩膜，匀涂负胶或反转胶光刻出栅帽线条，蒸发栅金属经剥离工艺便可形成双台阶T型栅结构。本发明制作出双台阶T型栅，除可以获得较小的栅长、较小栅电阻以提高器件截止频率外，还可在工艺开始前通过第一层原位氮化硅隔离掉工艺中可能引入的杂质及表面态，从而大幅减小栅下漏电，提高器件最终可靠性；同时本方法无需二次或多次刻蚀，双台阶结构因两层氮化硅介质致密度不同而自形成，具备实施简易性及很强的实用性。
-
公开(公告)号：CN118438054A
公开(公告)日：2024-08-06
申请号：CN202410530306.1
申请日：2024-04-29
申请人： 成都海威华芯科技有限公司
发明人： 刘晓辉
IPC分类号： B23K26/38 , H01L21/78 , B23K26/70 , G06F30/392 , B23K101/36
摘要： 本发明公开了一种基于多项目晶圆一次切割的切割设计方法，包括版图设计步骤：以预设目标，设计多项目晶圆的布局结构，布局结构包括多组单次曝光区域，每组单次曝光区域均包括排列布局相同的多款待切割芯片、且待切割芯片之间具有符合热影响宽度的切割道；对于所述单次曝光区域，确定各切割道的切割方向；判断切割方向的终点是否有待切割芯片，若有则加宽切割方向的终点位置的切割道至预设宽度。本发明通过预留切割缓冲距离，即加宽切割方向的终点位置的切割道至预设宽度，从而为实现激光一次切割做准备，一次性完成了整晶圆所有芯片的切割，提高切割效率和切割良率，缩短客户产品交期。
-
公开(公告)号：CN117518742A
公开(公告)日：2024-02-06
申请号：CN202311671706.6
申请日：2023-12-07
申请人： 成都海威华芯科技有限公司
摘要： 本发明公开了一种在碳化硅衬底上做小尺寸图形的方法，针对于栅极刻蚀，包括以下步骤：在碳化硅衬底上涂布电子束光刻胶层，所述电子束光刻胶层采用ZEP520A‑7；降低电子束光刻胶层厚度，使得图形的光刻胶层的厚度于关键尺寸小于3:1；在光刻胶层上蒸镀导电金层；在电子束系统的载台上增加垫片后，将蒸镀有导电金层的碳化硅衬底放在所述垫片上进行电子束曝光；利用碘化钾刻蚀导电金层；利用显影液ZED‑N50进行显影，形成图形。本发明采用ZEP520A‑7做为抗蚀剂即光刻胶层，并且在碘化钾刻蚀黄金，可以过刻，因为光刻胶ZEP520A‑7不受碘化钾影响。
-
公开(公告)号：CN117497440A
公开(公告)日：2024-02-02
申请号：CN202311449519.3
申请日：2023-11-02
申请人： 成都海威华芯科技有限公司
发明人： 陈琳
摘要： 本发明公开了一种MPW晶圆外观缺陷的AOI检测方法，属于晶圆检测技术领域，包括在晶圆内选取并定义AOI检验模型，尤其是MPW晶圆AOI检验模型的选取及定义策略；在晶圆内Die的查找及对准，尤其是MPW晶圆Die的查找及对准策略；生成MAP图，形成晶圆的待检验区域，尤其是非等尺寸Die组成的MPW晶圆MAP图排列策略；对比计算，生成AOI检验标准模型；AOI扫描整片晶圆，完成外观检验判定；输出检验判定结果：MAP_图示和MAP_BIN码的输出策略。本发明通过单次扫描检测即可得到晶圆的整体良率数据，实现了MPW晶圆外观缺陷采用AOI检测的目标，提高了MPW晶圆外观缺陷AOI检测效率，达到了Full Mask晶圆外观缺陷的AOI检测同等技术水平，提高了晶圆的生产效率和降低了半导体制造成本。
-
公开(公告)号：CN116565014A
公开(公告)日：2023-08-08
申请号：CN202310238532.8
申请日：2023-03-13
申请人： 成都海威华芯科技有限公司
发明人： 张珂
IPC分类号： H01L29/66
摘要： 本发明公开了一种含镁高电子迁移率电子自旋晶体管的外延结构、制备方法和晶体管，外延结构包括由下至上依次设置的：GaAs衬底、ZnTe缓冲层、p‑Zn70％Mg30％Te薄膜层、ZnTe阻止层、(Zn90％，Cr10％)Te磁性层、AlN绝缘层、Au电压引出层，所述p‑Zn70％Mg30％Te薄膜层的掺杂元素为N原子。本发明在p‑Zn70％Mg30％Te薄膜层之上的ZnTe阻止层的作用是防止p‑Zn70％Mg30％Te薄膜层的N原子向(Zn90％，Cr10％)Te磁性层进行扩散，从而改变(Zn90％，Cr10％)Te磁性层的物理特性，并进一步提高器件的有效工作温度。
-
公开(公告)号：CN116013907A
公开(公告)日：2023-04-25
申请号：CN202211699068.4
申请日：2022-12-28
申请人： 成都海威华芯科技有限公司
摘要： 本发明公开了一种集成电路的大功率旁路电容结构的制作方法、旁路电容和功放芯片，方法包括以下步骤：获取正面具有GaN外延层的衬底；在所述GaN外延层上方制作上电极层；对衬底背面进行背孔刻蚀以形成盲孔，刻蚀深度止于GaN外延层，所述盲孔位于所述上电极层下方；在所述盲孔内进行金属化，以形成下电极层。本发明上电极层位于下电极层正上方，减少了下电极互连线，使得其占用芯片面积少，寄生电感小；同时采用高温外延层GaN，相较低温外延生长的多晶介质，损耗小，故Q值高，发热少；GaN的导热特性也优于低温外延层，故承受射频功率大；高温外延层的厚度均匀且精确，可以在不影响电容良率的前提下严格精准控制电容大小。
-
公开(公告)号：CN115831712A
公开(公告)日：2023-03-21
申请号：CN202211515163.4
申请日：2022-11-29
申请人： 成都海威华芯科技有限公司
发明人： 王超
摘要： 本发明公开了一种半导体晶圆蚀刻后的深孔清洗方法，其包括：采用EKC溶液对刻蚀后的半导体晶圆进行第一次清洗，其中，EKC溶液为NMP溶剂和带有碱性的胺的混合溶液；采用NMP溶剂对所述半导体晶圆进行第二次清洗；采用IPA溶剂对所述半导体晶圆进行第三次清洗；采用纯水对所述半导体晶圆进行第四次清洗：采用KI溶剂对所述半导体晶圆进行第五次清洗；采用纯水对所述半导体晶圆进行第六次清洗；采用DHF溶剂对所述半导体晶圆进行第七次清洗；采用纯水对所述半导体晶圆进行第八次清洗；对所述半导体晶圆进行干燥。通过增加KI及DHF溶剂的清洗，本发明能够完全清洗深孔中的聚合物及在干法蚀刻中所产生的金属残留物，保证半导体器件的成品性能、成品率及可靠性。
-
公开(公告)号：CN115171996A
公开(公告)日：2022-10-11
申请号：CN202210771227.0
申请日：2022-06-30
申请人： 成都海威华芯科技有限公司
发明人： 张珂
摘要： 本发明涉及稀磁半导体薄膜领域，具体涉及一种含氮稀磁半导体(Zn90％,Cr10％)Te:I薄膜材料的制备方法。该薄膜材料中Cr原子的含量为10％，通过掺杂碘元素与氮元素，可以使得载流子浓度达到1019cm‑3。另外，掺杂N后增加了Cr原子间的结合能，使得Cr原子间因斥力作用，在薄膜中均匀分布，此外通过低温退火的处理方式可以进一步降低Cr在薄膜中的亚稳态分解几率。使用此技术获得的氮稀磁半导体(Zn90％,Cr10％)Te:I薄膜同时具备铁磁特性和半导体特性，铁磁性的居里转移温度可达到室温300K。
-
公开(公告)号：CN113314822B
公开(公告)日：2022-03-22
申请号：CN202110600934.9
申请日：2021-05-31
申请人： 成都海威华芯科技有限公司
发明人： 周华芳
摘要： 本发明公开了一种MEMS滤波器器件背孔的制作工艺和MEMS滤波器，所述MEMS滤波器器件的衬底背面依次生长有隔离层、第一DBR介质膜、牺牲层和第二DBR介质膜；所述制作工艺包括：在第二DBR介质膜上制作背孔区域的光刻胶层；第一次干法蚀刻，刻蚀至牺牲层；去除剩余牺牲层；第二次干法蚀刻，刻蚀停留在与隔离层接触的第一DBR介质膜的接触层；蚀刻剩余接触层；去掉光刻胶层。本发明可消除由于不同介质膜刻蚀造成的尖角影响，精确蚀刻到衬底上部的隔离层，且保持隔离层的表面平滑，背孔制作工艺方法，可行度高、精确度好，且能与半导体制作工艺兼容，提高了产品研发的成功率。
-
公开(公告)号：CN114137150A
公开(公告)日：2022-03-04
申请号：CN202111449042.X
申请日：2021-11-30
申请人： 成都海威华芯科技有限公司
IPC分类号： G01N31/16
摘要： 本发明提供了一种无氰镀金液中游离态亚硫酸根的测定方法，包括如下步骤：用碘量法检测总的亚硫酸根浓度，然后用分析仪器测定出待测样品中的金浓度，根据公式计算出游离态亚硫酸根的浓度。本发明测定方法简单快捷，成本低廉，在技术上可行，经济上合理，应用前景广阔。
-
-
-
-
-
-
-
-
-
搜索结果
415 条记录 (耗时 0.055 秒)
