公开(公告)号：CN104201194A

公开(公告)日：2014-12-10

申请号：CN201410424546.X

申请日：2014-08-26

Applicant: 电子科技大学

Inventor： 张波 ,  章文通 ,  陈钢 ,  乔明 ,  李肇基

IPC: H01L29/10

CPC classification number: H01L29/0649

Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种具有超低比导通电阻特性的高压功率器件。本发明基于全域积累概念，提出一种超低比导通电阻高压功率器件。该器件漂移区使用低掺杂并在引入跨过整个漂移区的全域薄层介质，设计使得器件关态时器件能承受高电压，开态时形成横跨整个漂移区的积累层，降低比导通电阻，缓解了器件比导通电阻与耐压的矛盾关系。本发明器件耐压时漂移区与栅极同时参与耐压，其较低掺杂保证器件纵向电场接近矩形分布，具有最佳的耐压性能。本发明尤其适用于高压功率器件。

公开(公告)号：CN103715238A

公开(公告)日：2014-04-09

申请号：CN201310743344.7

申请日：2013-12-30

Applicant: 电子科技大学

Inventor： 乔明 ,  章文通 ,  李燕妃 ,  李肇基 ,  张波

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L29/7393 ,  H01L29/0615 ,  H01L29/407

Abstract: 本发明涉及半导体功率器件技术领域，涉及一种超低比导通电阻的横向高压器件。本发明的超低比导通电阻的横向高压器件在N型漂移区中引入了高浓度的N型掺杂条为开态电流提供低阻通道，在介质槽中引入体场板辅助耗尽N型漂移区和N型掺杂条，提高器件的击穿电压。本发明的有益效果为，具有导通电阻低、耐压高和版图面积小的优点，同时还降低了工艺难度和成本。本发明尤其适用于超低比导通电阻的横向高压器件。

公开(公告)号：CN103545220A

公开(公告)日：2014-01-29

申请号：CN201310525073.8

申请日：2013-10-30

Applicant: 电子科技大学

Inventor： 乔明 ,  章文通 ,  叶珂 ,  祁娇娇 ,  薛腾飞 ,  张波

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/0634

Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向功率器件漂移区的制造方法。本发明所述的制造方法主要步骤为：在漂移区1上生长一层外延层，进行N型杂质和P型杂质注入，重复步骤a多次；通过退火处理，形成N型掺杂条22和P型掺杂条21；在N型掺杂条22和P型掺杂条21之间刻蚀介质槽3；对介质槽3进行介质填充；平坦化去除多余的介质。本发明的有益效果为，有利地弥补了传统掺杂和注入无法形成一定深度的PN掺杂条的不足，同时制造过程中可以通过控制介质槽的深宽比、漂移区长度和N（P）型条的掺杂剂量，以及漂移区的浓度来控制器件的耐压。本发明尤其适用于横向功率器件漂移区的制造。

公开(公告)号：CN103489915A

公开(公告)日：2014-01-01

申请号：CN201310421765.8

申请日：2013-09-16

Applicant: 电子科技大学

Inventor： 乔明 ,  章文通 ,  黄军军 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/7816 ,  H01L29/0634

Abstract: 本发明涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。本发明的横向高压超结功率半导体器件，在P型衬底层表面覆盖一层N型电荷补偿层的结构，N型电荷补偿层有多种掺杂方式，包括均匀掺杂、线性掺杂及离散掺杂等。线性掺杂可以使衬底辅助耗尽作用明显减小。本发明的有益效果为，在线性掺杂的基础上使用注入选择函数对掺杂浓度进行调整得到一种优化的掺杂方式，其充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以更好地克服衬底辅助耗尽作用的影响，使超结LDMOS得到最优的耐压性能。本发明尤其适用于横向高压超结功率半导体器件。

公开(公告)号：CN102969357A

公开(公告)日：2013-03-13

申请号：CN201210516380.5

申请日：2012-12-06

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  章文通 ,  吴文杰 ,  许琬 ,  蔡林希 ,  陈涛 ,  胡利志 ,  黄健文 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种横向超结高压功率半导体器件，属于功率半导体器件技术领域。包括纵向超结元胞结构、终端结构和漏极引出结构；终端结构位于整体元胞结构的外侧或外围，漏极引出结构位于终端结构的外侧或外围；纵向超结元胞结构在提高击穿电压的同时降低导通电阻，相比传统横向超结器件，纵向超结元胞结构减小了版图面积，进一步降低了导通电阻；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过漏极引出结构将漏电极横向引出，使漏极、栅极和源极都在表面，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本；最后，本发明漏电极表面引出的具有低比导通电阻的超结横向高压器件可集成在各种衬底材料上，且集成度高。

公开(公告)号：CN102361031A

公开(公告)日：2012-02-22

申请号：CN201110318010.6

申请日：2011-10-19

Applicant: 电子科技大学

Inventor： 乔明 ,  周锌 ,  温恒娟 ,  何逸涛 ,  章文通 ,  向凡 ,  叶俊 ,  张波

IPC: H01L27/12 ,  H01L29/06 ,  H01L29/36

Abstract: 一种用于SOI高压集成电路的半导体器件，属于功率半导体器件领域。包括半导体衬底层、介质埋层、顶层硅；顶层硅中至少集成了高压LIGBT、NLDMOS和PLDMOS器件；介质埋层的厚度不超过5微米，顶层硅的厚度不超过20微米；高压器件底部、介质埋层表面上方的顶层硅中具有多个不连续的高浓度N+区(掺杂浓度不低于1e16cm-3)；高压器件之间采用介质隔离区隔离。器件还可集成低压MOS器件，高、低压器件之间采用介质隔离区隔离，不同的低压器件之间采用场氧化层隔离。本发明由于多个不连续高浓度N+区的引入，削弱了顶层硅电场同时增强了介质埋层电场，器件击穿电压大幅提高，可用在汽车电子、消费电子、绿色照明、工业控制、电源管理、显示驱动等众多领域的高压集成电路中。

公开(公告)号：CN117116931A

公开(公告)日：2023-11-24

申请号：CN202310936236.5

申请日：2023-07-27

Applicant: 电子科技大学

Inventor： 章文通 ,  赵泉钰 ,  吴凌颖 ,  刘腾 ,  乔明 ,  李肇基 ,  张波

IPC: H01L27/02

Abstract: 本发明提供一种基于高压互连的并联集成高压功率器件，包括第一导电类型衬底，第一导电类型阱区；第二导电类型漂移区，第二导电类型阱区，源漏接触区；金属场板，高压互连金属条，第一层互连金属，第二层互连金属；多晶场板；栅氧化层，隔离氧化层，槽介质氧化层，层间介质层；本发明采用一系列金属场板，且槽介质和多晶硅电极构成的纵向场板能够对漂移区进行耗尽，提升器件的耐压，同时通过兼容工艺形成了隔离槽结构对器件进行高低压隔离。最后通过并联的跑道型结构实现了能够避免高压互连线影响的一种高压功率管。本发明在提升器件耐压的同时，能够避免高压互连线对器件的影响，也有利于缩小芯片的面积，避免不必要的器件版图面积浪费。

公开(公告)号：CN116978928A

公开(公告)日：2023-10-31

申请号：CN202310937070.9

申请日：2023-07-27

Applicant: 电子科技大学

Inventor： 章文通 ,  赵泉钰 ,  蔡诗瑶 ,  李洪博 ,  乔明 ,  李肇基 ,  张波

IPC: H01L29/06

Abstract: 本发明提供一种基于有源耗尽机理的功率半导体器件及制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源接触区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源接触区，第二导电类型漏接触区；槽介质层、栅氧化层、场氧化层、层间介质层；漂移区多晶硅电极、栅多晶硅；通孔，金属电极；连续的槽介质层和漂移区多晶硅电极构成有源介质阵列，通过电场会产生电荷极化，等效可视为引入电荷，这种极化是电场驱动的，引入的电荷可以随掺杂浓度变化而自适应地进行极化，因此可以极大提升工艺容差，保证器件耐压足够的同时，可以提升漂移区掺杂浓度，降低器件的比导。

公开(公告)号：CN113658999B

公开(公告)日：2023-03-28

申请号：CN202110964582.5

申请日：2021-08-19

Applicant: 电子科技大学

Inventor： 章文通 ,  吴旸 ,  唐宁 ,  乔明 ,  李肇基 ,  张波

IPC: H01L29/40 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种具有无结终端技术功率半导体器件及制造方法和应用，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列；漏端引入浮空场板，改善此处的曲率效应，提高耐压。在终端则把第二导电类型漂移区的边界移动到漏端，利用漏端的浮空等势场板的作用把漂移区两端的电位钳位，没有产生电位差，从而避免了Psub和漂移区结的击穿。纵向浮空场板呈环形承担大部分耐压，并且把第二导电类型漏端重掺杂区的边界移动到和第二导电类型漂移区的边界一致，避免其产生N+N结，导致其提前击穿。

公开(公告)号：CN115050808A

公开(公告)日：2022-09-13

申请号：CN202210600368.6

申请日：2022-08-10

Applicant: 电子科技大学

Inventor： 张波 ,  吴凌颖 ,  刘雨婷 ,  章文通 ,  李肇基

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种具有多维耦合分压机制的匀场低阻器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区，第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区，第一介质氧化层、第二介质氧化层、第三介质氧化层、第四介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，第一层金属条、第二层金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，第一层金属条、第二层金属条和第四介质氧化层构成表面固定介质电容，本发明用表面介质固定电容耦合分压方式代替了体内半导体可变电容耦合分压方式，解决了器件耗尽不连续，分压不均匀的问题，使器件具有更高的击穿电压。