仿真MOSFET温度电学特性的子电路模型的建立方法

    公开(公告)号:CN108846171B

    公开(公告)日:2021-06-29

    申请号:CN201810523411.7

    申请日:2018-05-28

    Abstract: 本发明公开了一种仿真MOSFET温度电学特性的子电路模型的建立方法,包括以下步骤:分别在常温、第一温度、第二温度下对MOSFET进行电学特性测试并记录实际的电学特性曲线,其中第一温度是‑40度以下,第二温度是125度以上;根据常温下的电学特性测试结果提取BSIM模型;在所述BSIM模型基础上定义等效温变电阻以及温度补偿因子得到一个初步的子电路模型;根据在常温、所述第一温度、所述第二温度下的电学特性测试结果,调整等效温变电阻以及温度补偿因子的值使得最终的子电路模型仿真的电学特性曲线能够精确地拟合所述实际的电学特性曲线。所述仿真MOSFET温度电学特性的子电路模型的建立方法可以实现在更宽的温度区间子电路模型仿真的电学特性曲线更加拟合实际情况。

    缓解芯片顶层刻蚀时造成下层部位损伤的方法

    公开(公告)号:CN110444469A

    公开(公告)日:2019-11-12

    申请号:CN201910797858.8

    申请日:2019-08-27

    Abstract: 本发明公开了一种缓解芯片顶层刻蚀时造成下层部位损伤的方法,该芯片顶层具有凸起部位和凹陷部位,该方法包括以下步骤:在芯片顶层涂覆光刻胶;刻蚀所述光刻胶,使被所述凸起部位暴露出来,所述凹陷部位仍然被光刻胶填充;刻蚀所述凸起部位,直至露出顶层金属;再次刻蚀所述凹陷部位所残留的光刻胶;使用化学溶液腐蚀掉所述顶层金属;以及进行化学机械研磨,直至露出芯片下层部位,完成操作;该方法利用光刻胶与芯片顶层金属外氧化层和钝化层很大的刻蚀选择比,来避免干法刻蚀顶层时,不做平坦化导致的落差传递到下层,从而能够成功保护下层电路结构完整。

Patent Agency Ranking