-
公开(公告)号：CN103515236A
公开(公告)日：2014-01-15
申请号：CN201210213660.9
申请日：2012-06-25
Applicant: 北京大学
IPC: H01L21/336
CPC classification number: H01L29/7869 , H01L21/02521 , H01L21/02631 , H01L29/227
Abstract: 本发明公开了一种在柔性衬底上的薄膜晶体管的制备方法。本发明在柔性塑料的衬底上制备薄膜晶体管，采用掺铝的氧化锌半导体材料作为透明半导体导电的沟道层，在制备过程中采用独特工艺加入适量的氧气使掺铝的氧化锌呈现出半导体特性，并且显示出高迁移特性，有效的提高了薄膜晶体管的性能。同时，氧化锌铝薄膜是环保材料，工艺简单，具有广泛的应用前景。而且，本发明采用同时制备绝缘栅介质层和半导体沟道层的制备方法，简化了制备工艺，并且有效的改进了柔性衬底上薄膜之间的界面态，提高了器件性能，同时降低了制作成本低，适用于大规模生产。
-
公开(公告)号：CN102437059B
公开(公告)日：2013-12-25
申请号：CN201110401730.9
申请日：2011-12-06
Applicant: 北京大学
IPC: H01L21/336 , H01L21/28
Abstract: 本发明公开了一种顶栅自对准氧化锌薄膜晶体管的制备方法。本发明的方法仅需要3块掩膜版，利用三次光刻制备出氧化锌薄膜晶体管；采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离，然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。本发明由于实现栅介质层和栅电极的自对准，从而有效地减小寄生电容、寄生电阻，提高栅控能力，对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果，同时大大的降低了工艺难度，节约制造成本，提高成品率。
-
公开(公告)号：CN102709316A
公开(公告)日：2012-10-03
申请号：CN201210175109.X
申请日：2012-05-30
Applicant: 北京大学
IPC: H01L29/423 , H01L29/10 , H01L29/786 , H01L21/28 , H01L21/336
Abstract: 本发明公开了一种3D氧化物半导体薄膜晶体管及其制备方法。本发明的薄膜晶体管采用下层有源区、下层栅介质、栅电极的连续生长，以及上层栅介质、上层有源区的连续生长，能够极大减少有源层与栅介质的界面缺陷态，因而能极大地提高薄膜晶体管TFT的驱动能力。而且由于同一个栅电极能够同时控制两层有源区，进一步提高了TFT的驱动能力。使用本方法制备的薄膜晶体管具有较高开关比、较高开态电流、较陡的亚阈斜率等优良特性。因此，本发明具有较高的实用价值，有望广泛用于微电子和平板显示产业。进一步，如果控制上层和下层有源区的阈值电压不同，又能将多阈值技术集成到同一个TFT管子中，而这有望在像素驱动单元电路中得到广泛的应用。
-
公开(公告)号：CN102522337A
公开(公告)日：2012-06-27
申请号：CN201110423372.1
申请日：2011-12-16
Applicant: 北京大学
IPC: H01L21/336
Abstract: 本发明公开了一种顶栅氧化锌薄膜晶体管的制备方法，属于半导体行业、平板显示领域。本发明在顶栅氧化锌薄膜晶体管的制备过程中，将沟道区、栅介质层和栅电极层一起剥离，工艺步骤简单，且沟道层、栅绝缘介质层和栅电极层这三层是在真空条件下连续生长的，节约制造成本，且减小了空气、灰尘等外界杂质对各层薄膜的污染，有效提高氧化锌薄膜晶体管器件的性能。
-
公开(公告)号：CN102270738A
公开(公告)日：2011-12-07
申请号：CN201010198025.9
申请日：2010-06-03
Applicant: 北京大学
CPC classification number: H01L45/1616 , G11C13/0007 , H01L45/145 , H01L45/1666
Abstract: 本申请公开了一种包含电阻器的存储单元的制造方法，包括以下步骤：a)在绝缘衬底上形成底电极层；b)通过MOCVD在底电极层上形成阻变材料层；c)在阻变材料上形成顶电极层；以及d)对顶电极层和阻变材料层进行图案化，以形成分隔开的存储单元。利用MOCVD法可以制造厚度、组分精确可控且具有良好均匀性的阻变材料层，从而可以获得界面特性优良的MOM结构的RRAM的存储单元。
-
Patent Agency Ranking
公开(公告)号：CN101877279B
公开(公告)日：2011-11-16
申请号：CN200910082764.9
申请日：2009-04-28
Applicant: 北京大学
CPC classification number: Y02E10/542 , Y02E10/549 , Y02E60/13
Abstract: 本发明涉及一种电极，包括透明导电基底；覆盖在所述导电基底上的呈块状阵列的双层TiO2纳米颗粒薄膜；以及嵌套在所述双层TiO2纳米颗粒薄膜的块状阵列间隙的金属网格薄膜；其中，所述双层TiO2纳米颗粒薄膜由依次覆盖在基底上的第一层TiO2纳米颗粒薄膜和第二层纳米颗粒TiO2薄膜组成。本发明还涉及该电极的制备方法以及含有该电极的染料敏化太阳能电池。本发明染料敏化太阳能电池的电极有利于光线的充分吸收；并能减少暗电流的产生和透明导电薄膜内阻引起的电流损失；适于制备大面积的染料敏化太阳能电池。
-
公开(公告)号：CN101692411B
公开(公告)日：2011-09-14
申请号：CN200910093999.8
申请日：2009-10-09
Applicant: 北京大学
IPC: H01L31/0224 , H01L31/02 , H01G9/04 , H01G9/042 , H01G9/20
CPC classification number: Y02E10/542 , Y02E10/549
Abstract: 本发明公开了一种染料敏化太阳能电池的复合电极，其包括导电基片、形成于所述导电基片上的多孔状半导体电极层，以及吸附于所述半导体电极层上的半导体纳米颗粒膜层。本发明的技术方案通过蒸发或溅射形成的Ti薄膜可以与透明导电波膜形成良好的界面接触，因此通过阳极氧化法制备的TiO2纳米孔结构后，在透明导电基底与纳米TiO2层形成了良好的界面接触，有效地避免了光电子在透明导电基底与纳米TiO2层界面的输运损失。整个工作电极是由TiO2纳米孔结构以及TiO2纳米颗粒组成的，它们之间的接触良好，利于电子更好地传输，从而可以提高光电转换效率。
-
公开(公告)号：CN101661944A
公开(公告)日：2010-03-03
申请号：CN200810118876.0
申请日：2008-08-26
Applicant: 北京大学
IPC: H01L27/146 , H01L23/522 , H01L29/786 , H01L21/84 , H01L21/768 , H04N5/30
Abstract: 本发明公开了一种紫外图像传感器的像素单元及其制备方法。该传感器像素单元包括一衬底，在衬底上集成两个薄膜晶体管，一个薄膜晶体管为驱动晶体管，包括栅电极、栅介质、有源层、源/漏电极、遮光层和钝化层；另一个薄膜晶体管为探测晶体管，该探测晶体管包括栅电极、栅介质、有源层、源/漏电极和钝化层。驱动晶体管的栅电极与图像传感器的行扫描线相连，驱动晶体管的漏电极与图像传感器的列数据线相连；探测晶体管的漏电极与驱动晶体管的源电极相连，探测晶体管的源电极接地或接到下一行的行扫描线，探测晶体管的栅电极接地或偏置。本发明不同于传统的单晶半导体器件，具有更强的灵活性和更低的成本，其分辨率和灵敏度得到显著提高。
-
公开(公告)号：CN101504886A
公开(公告)日：2009-08-12
申请号：CN200910078960.9
申请日：2009-03-02
Applicant: 北京大学
CPC classification number: Y02E10/542 , Y02E10/549
Abstract: 本发明涉及一种染料敏化电池结构中的纳米复合电极，该电极依次由透明的导电基片、ZnO薄膜和TiO2薄膜复合而成。本发明还涉及该纳米复合电极的制备方法，包括如下步骤：1)利用溶胶－凝胶法制备纳米ZnO浆料；2)制备纳米TiO2浆料；3)用丝网印刷的方法将纳米ZnO浆料印在基片之上，4)用丝网印刷的方法将纳米TiO2颗粒制备到纳米ZnO薄膜上，在其上面形成一层纳米TiO2薄膜。相比于传统的TiO2纳米晶薄膜电极，本发明纳米复合电极在保证了高比表面积的基础上，优化了电极对光生电子的传导能力，延长了电子寿命，且减少了导电基底与电解质直接接触引发的电荷损失，从而有效提高了染料敏化电池的转换效率，具有重要的应用前景。
-
公开(公告)号：CN118800786A
公开(公告)日：2024-10-18
申请号：CN202410932544.5
申请日：2024-07-12
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L29/10 , H01L29/06 , H01L29/786 , H01L21/34 , B82Y40/00
Abstract: 本发明涉及一种纳米尺寸异质结晶体管器件结构，包括：衬底、栅介质层、栅电极、源漏电极层，在衬底上具有异质结沟道层，异质结沟道层包括第一沟道层和第二沟道层。栅电极和所述栅介质层位于衬底和所述异质结沟道层之间构成底栅结构。栅电极和栅介质层位于异质结沟道层之间构成顶栅结构。同时提供了对应器件结构的制作方法。本发明采用异质结结构提升了晶体管开态电流，采用禁带较宽的沟道材料改善了短沟效应和泄漏电流，采用接触电阻更小的材料作为异质结和源漏接触的接触层，减小了接触电阻。
-
-
-
-
-
-
-
-
-
Search Results
153
records
(took 0.02 seconds)
