-
公开(公告)号:CN105428314A
公开(公告)日:2016-03-23
申请号:CN201510986592.3
申请日:2015-12-26
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/8232 , H01L21/335 , H01L27/088 , H01L29/778 , H01L29/20
CPC classification number: H01L21/8232 , H01L27/0883 , H01L29/2003 , H01L29/66431 , H01L29/778
Abstract: 本发明公开了一种GaN基HEMT器件制备方法,涉及带有绝缘栅的场效应晶体管技术领域。所述方法包括如下步骤:对GaN基HEMT材料进行台面刻蚀;形成源极和漏极;生长掩膜层;刻蚀上述器件的栅极区域,分别形成增强型GaN基HEMT器件的栅极图形和耗尽型GaN基HEMT器件的栅极图形;采用等离子体模式刻蚀上述器件的表面;生长栅下介质层;在栅下介质层的上表面生长栅金属种子层;刻蚀栅区域外的金属种子层;在栅区域形成栅极。所述方法能大大降低界面缺陷和陷阱密度,进一步提高器件性能和可靠性,且所沉积薄膜具有极好均匀性和可控性,并可实现低损伤薄膜沉积。
-
公开(公告)号:CN105118774A
公开(公告)日:2015-12-02
申请号:CN201510433165.2
申请日:2015-07-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/28 , H01L21/335
CPC classification number: H01L21/28 , H01L29/66431
Abstract: 本发明公开了一种纳米T型栅的制作方法,涉及半导体器件及集成电路制作工艺技术领域。包括如下步骤:清洗基片并烘干,在基片上涂一次电子束光刻胶,烘干;涂二次电子束光刻胶,并进行电子束直写并显影,制作T型栅的上半部分;设置不同位置尺寸和剂量,对一次电子束光刻胶进行电子束直写;对一次电子束光刻胶进行显影,制作栅的下半部分;采用蒸发或溅射的方法沉积栅电极金属;剥离金属,去胶,完成T型栅制作。所述方法工艺简单,易行,提高了纳米T型栅的机械强度和器件成品率,降低了生产成本。
-
公开(公告)号:CN105024646A
公开(公告)日:2015-11-04
申请号:CN201510461461.3
申请日:2015-07-31
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03B19/00
Abstract: 本发明公开了一种用于太赫兹倍频链的新型混合集成电路,涉及太赫兹器件技术领域。所述电路包括射频输入波导、第一石英基板、射频输入过度微带线、第一传输微带线、第一低通滤波器、输入匹配微带线、第一GaAs太赫兹倍频二极管、第二传输微带线、第二GaAs太赫兹倍频二极管、输出匹配微带线、第四传输微带线、射频输出过渡微带线、射频输出波导、第三传输微带线、第二低频滤波器、第三低频滤波器、第一金丝跳线、第二金丝跳线、第二石英基板以及第三石英基板。所述混合集成电路可以获得4次倍频、6次倍频和9次倍频输出,且集成度高,小型化程度高,可以获得最大的功率输出,工艺简单。
-
公开(公告)号:CN105006427A
公开(公告)日:2015-10-28
申请号:CN201510470018.2
申请日:2015-08-04
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/205 , H01L21/02
CPC classification number: H01L21/0254 , H01L21/02458 , H01L21/0262 , H01L21/2056
Abstract: 本发明公开了一种利用低温过渡层生长高质量氮化镓外延结构的方法,涉及半导体技术领域。该方法包括以下步骤:1)采用MOCVD技术,对衬底在高温下热处理后,降温;2)在衬底上生长一层低温氮化物形核层;3)退火,实现形核层结晶;4)升高温度,在退火后的形核层上生长一层氮化镓;5)停止通入镓源,停止生长氮化镓,降温;6)继续通入镓源生长氮化镓,并升高温度;7)在氮化镓层上依次生长插入层,沟道层,盖帽层以及钝化层,得到完成的外延结构。本发明利用低温过渡层有效降低氮化镓外延层位错密度,提高氮化镓晶体质量,进而提高氮化镓基器件的使用寿命及效率。
-
公开(公告)号:CN104993795A
公开(公告)日:2015-10-21
申请号:CN201510464202.6
申请日:2015-07-31
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03B19/00
Abstract: 本发明公开了一种频率自适应W波段信号源组件,涉及毫米波器件技术领域。所述组件包括第一石英基板、第一传输微带线、第一低通滤波器、第一石英电路、输入射频匹配微带线、第一定位接地端、第二定位接地端、GaAs太赫兹倍频二极管、输出射频匹配微带线、第二石英电路、射频输出过度微带线、射频输出波导、金丝跳线、第二石英基板、直流馈电输出微带线、第二低通滤波器、直流馈电输入微带线。所述组件对输入频率具有自适应性,同一组件既可以实现二次倍频,又可以实现三次倍频;肖特基二极管采用倒装焊接工艺,工艺较为简单。
-
公开(公告)号:CN102299066B
公开(公告)日:2014-03-26
申请号:CN201110283054.X
申请日:2011-09-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/306
Abstract: 本发明公开了InAlN材料的酸碱交替选择湿法腐蚀方法,涉及半导体器件或部件的制造或处理技术领域,包括以下步骤:(1)碱性腐蚀液腐蚀InxAlN:将待腐蚀InxAlN晶圆片用碱性腐蚀液腐蚀,碱性腐蚀液为能腐蚀InxAlN材料的碱性溶液,0≤x<1;(2)酸性腐蚀液清洗颗粒状残余物:用酸性腐蚀液腐蚀InxAlN晶圆片,0≤x<1;(3)按先步骤(1)后步骤(2)的顺序或先步骤(2)后步骤(1)的顺序循环至达到腐蚀要求,循环结束于步骤(1)或步骤(2)。本发明解决了现有技术中湿法化学选择腐蚀去除InxAlN层时表面粗糙、有残留的工艺问题,实现高质量的选择腐蚀。
-
公开(公告)号:CN103646858A
公开(公告)日:2014-03-19
申请号:CN201310635523.9
申请日:2013-12-03
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/205 , C30B29/40 , C30B25/02
CPC classification number: H01L21/02381 , H01L21/02441 , H01L21/02499 , H01L21/0254 , H01L21/02598
Abstract: 本发明公开了一种采用SiGeC缓冲层在Si衬底上生长GaN的方法,涉及以衬底为特征的外延层生长方法技术领域。包括以下步骤:1)在Si衬底上生长SiGeC缓冲层;2)在SiGeC缓冲层上生长GaN层。所述方法在Si衬底上外延生长GaN材料时,能改善GaN材料的应力状态,降低位错密度,提高晶体质量;同时增大GaN材料的生长窗口,使外延生长更容易,进而减低工艺难度,改善器件的性能。
-
公开(公告)号:CN103489897A
公开(公告)日:2014-01-01
申请号:CN201310366202.3
申请日:2013-08-21
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L29/06 , H01L29/778 , H01L29/872
CPC classification number: H01L29/778 , H01L29/0657
Abstract: 本发明公开了一种基于III族氮化物材料的准线性掺杂的器件结构,属于半导体高频功率器件和高压器件,特别涉及III族氮化物器件的高压领域。本发明中自下而上包括衬底、缓冲层、沟道层和上表面上设有电极的势垒层,势垒层上的上表面呈部分阶梯式递增或全部阶梯式递增;递增方向为器件处于反向截至状态时自低电位电极到高电位电极方向。和常规III族氮化物器件结构相比,本发明主要创新是通过挖槽工艺实现了势垒层沟道的准线性掺杂,巧妙的避开了III族氮化物二次注入工艺,降低了制作难度,同时也降低了器件的制作成本;且本发明的准线性掺杂有效降低了原有的峰值电场,有效的提高了器件的击穿电压,降低了电流崩塌。
-
公开(公告)号:CN103325796A
公开(公告)日:2013-09-25
申请号:CN201310209249.9
申请日:2013-05-30
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L27/144 , H01Q1/22
Abstract: 本发明公开了一种天线集成石墨烯PIN结太赫兹探测器,属于半导体器件领域。本发明包括衬底、设于衬底上的平面天线和石墨烯PIN结,所述平面天线与石墨烯PIN结之间设有空隙;在所述石墨烯PIN结的P区和N区设有第一欧姆接触电极和第二欧姆接触电极。与现有的太赫兹探测器,本发明制成的探测器的探测范围可以覆盖整个太赫兹频段,且响应速度快,约为皮秒量级,同时,本发明探测器成本低廉,制作工艺简单,因此,大大提高了太赫兹探测器的性能;同时,此探测器还可在室温工作正行工作,克服了现有探测器需要低温工作的缺陷,提高了其适应性;由于探测器集成了平面天线,还提高了对弱太赫兹信号的探测能力。
-
公开(公告)号:CN103325686A
公开(公告)日:2013-09-25
申请号:CN201310183880.6
申请日:2013-05-17
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/336 , H01L21/28
Abstract: 本发明公开了一种类T型栅掩蔽自对准法制备金刚石基FET器件的方法,涉及半导体器件的制作方法技术领域。包括以下步骤:在耐高温衬底上形成高阻金刚石层;在高阻金刚石层上形成导电沟道;在高阻金刚石层的表面覆盖一层金属掩膜层;光刻台面;利用腐蚀液去除台面区域外金属掩膜;在金属掩膜上通过光刻形成栅;利用腐蚀液去除源漏中间区域的金属掩膜,形成源漏;在上述腐蚀区域内制作类T型栅;在金属栅的外侧通过氧化或氮化处理形成介质层;利用类T形栅做作为掩蔽。所述方法采用类T型栅掩蔽自对准工艺,有效的减小栅源和栅漏之间间距,使源漏间距基本上和栅长相当,从而减小栅源和栅漏电阻。
-
-
-
-
-
-
-
-
-