氧化镓肖特基二极管制备方法及氧化镓肖特基二极管

    公开(公告)号:CN115083921A

    公开(公告)日:2022-09-20

    申请号:CN202210570829.X

    申请日:2022-05-24

    Abstract: 本发明提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管,该方法包括在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层;基于预设斜面图形对介质层进行刻蚀处理,直至露出氧化镍层,得到梯形状斜面结构;在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极;在衬底的下表面制备阴极,通过上述方法制备的氧化镓肖特基二极管,其梯形状斜面结构可以调制器件沟道的电场分布,使耗尽区沿着场板方向向外扩展,显著增大了肖特基结边缘处的曲率,缓解了肖特基结边缘处的电场集中效应。采用该方法制备的氧化镓肖特基二极管,可有效降低峰值电场,降低器件漏电,提高器件击穿电压。

    一种氧化镓二极管器件及其制备方法

    公开(公告)号:CN114743875A

    公开(公告)日:2022-07-12

    申请号:CN202210470510.X

    申请日:2022-04-28

    Abstract: 本申请适用于半导体器件制造技术领域,提供了一种氧化镓二极管器件及其制备方法,该制备方法包括:在氧化镓外延层上制备预设图案的介质掩膜层;以水平面为基准,将氧化镓衬底分别向两个相反的方向旋转第一倾斜角度和第二倾斜角度,对位于介质掩膜层覆盖的的氧化镓外延层进行刻蚀,第一倾斜角度和第二倾斜角度均小于90°;在氧化镓外延层和介质掩膜层上制备预设形状的聚酰亚胺层;去除介质掩膜层,在氧化镓外延层上与介质掩膜层对应的区域,以及在所述聚酰亚胺层上靠近所述介质掩膜层的区域上表面形成NiO层;在NiO层上形成第一电极层;在氧化镓衬底下表面形成第二电极层。本申请能够较容易实现氧化镓正磨角终端结构,提升器件耐压性。

    氧化镓肖特基二极管制备方法及氧化镓肖特基二极管

    公开(公告)号:CN114743874A

    公开(公告)日:2022-07-12

    申请号:CN202210470509.7

    申请日:2022-04-28

    Abstract: 本发明提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管,该方法包括在衬底的上表面外延生长n型的氧化镓沟道层;在氧化镓沟道层上制备掩膜层;对掩膜层的第一预设区域进行刻蚀处理,以露出氧化镓沟道层;在氧气氛围中,对露出的氧化镓沟道层进行多个预设温度下的退火处理,得到氧化层;在氧化层上制备第一光刻图形;在第一光刻图形上生长P型介质层,并且去除掩膜层;在衬底的下表面制备阴极电极并在P型介质层和氧化镓沟道层远离衬底的一侧制备阳极电极,通过先热氧化再沉积P型介质的方法制备氧化镓肖特基二极管,能够使二极管注入稳定的P型介质,有效抑制大功率器件的浪涌电流,增加器件击穿电压和可靠性。

    高阻衬底上的GaNHEMT管芯结构

    公开(公告)号:CN107104142A

    公开(公告)日:2017-08-29

    申请号:CN201710381089.4

    申请日:2017-05-25

    CPC classification number: H01L29/778 H01L29/1075

    Abstract: 本发明公开了一种高阻衬底上的GaN HEMT管芯结构,涉及GaN HEMT器件结构技术领域,自下而上包括接地层、衬底、沟道层、势垒层、绝缘介质、台面、填充区、栅极、源极和漏极;栅极和漏极下面为绝缘介质,栅极和漏极正下方的势垒层和沟道层被掏空形成填充区,填充区内填充金,接地层为金,栅极和漏极正下方的势垒层和沟道层被掏空形成填充区,然后填充金,由于金具有良好的导电性,因此栅极和漏极对地之间的寄生电导减小,从而降低了射频信号在衬底上的损耗,提高器件的射频性能。

    InAlN材料的酸碱交替选择湿法腐蚀方法

    公开(公告)号:CN102299066B

    公开(公告)日:2014-03-26

    申请号:CN201110283054.X

    申请日:2011-09-22

    Abstract: 本发明公开了InAlN材料的酸碱交替选择湿法腐蚀方法,涉及半导体器件或部件的制造或处理技术领域,包括以下步骤:(1)碱性腐蚀液腐蚀InxAlN:将待腐蚀InxAlN晶圆片用碱性腐蚀液腐蚀,碱性腐蚀液为能腐蚀InxAlN材料的碱性溶液,0≤x<1;(2)酸性腐蚀液清洗颗粒状残余物:用酸性腐蚀液腐蚀InxAlN晶圆片,0≤x<1;(3)按先步骤(1)后步骤(2)的顺序或先步骤(2)后步骤(1)的顺序循环至达到腐蚀要求,循环结束于步骤(1)或步骤(2)。本发明解决了现有技术中湿法化学选择腐蚀去除InxAlN层时表面粗糙、有残留的工艺问题,实现高质量的选择腐蚀。

    基于III族氮化物材料的准线性掺杂的器件结构

    公开(公告)号:CN103489897A

    公开(公告)日:2014-01-01

    申请号:CN201310366202.3

    申请日:2013-08-21

    CPC classification number: H01L29/778 H01L29/0657

    Abstract: 本发明公开了一种基于III族氮化物材料的准线性掺杂的器件结构,属于半导体高频功率器件和高压器件,特别涉及III族氮化物器件的高压领域。本发明中自下而上包括衬底、缓冲层、沟道层和上表面上设有电极的势垒层,势垒层上的上表面呈部分阶梯式递增或全部阶梯式递增;递增方向为器件处于反向截至状态时自低电位电极到高电位电极方向。和常规III族氮化物器件结构相比,本发明主要创新是通过挖槽工艺实现了势垒层沟道的准线性掺杂,巧妙的避开了III族氮化物二次注入工艺,降低了制作难度,同时也降低了器件的制作成本;且本发明的准线性掺杂有效降低了原有的峰值电场,有效的提高了器件的击穿电压,降低了电流崩塌。

    电子束曝光方法、电子束光刻方法及金属线条制备方法

    公开(公告)号:CN108919612B

    公开(公告)日:2021-08-31

    申请号:CN201810847149.1

    申请日:2018-07-27

    Abstract: 本发明适用于半导体技术领域,提供了一种电子束曝光方法、电子束光刻方法及金属线条制备方法。电子束曝光方法包括:根据第一版图图形对基片进行第一电子束曝光处理;根据第二版图图形对所述基片进行第二电子束曝光处理,其中,所述第二版图图形是所述第一版图图形沿第一版图图形中的线条长度方向平移预设距离得到的。本发明经过两次曝光处理,两次曝光的效果叠加避免了束斑拼接处由于能量不足导致的断点,使得整个图形均匀曝光。并且,不需要增加曝光剂量,能够保证较小的线条尺寸。

    一种T型纳米栅及其制备方法

    公开(公告)号:CN110808207A

    公开(公告)日:2020-02-18

    申请号:CN201911106728.1

    申请日:2019-11-13

    Abstract: 本发明涉及微电子器件技术领域,具体公开一种T型纳米栅及其制备方法。所述T型纳米栅生长于具有三层介质钝化层的基片上,所述三层介质钝化层包括底层介质钝化层、中间介质钝化层和顶层介质钝化层;所述栅根穿过中间介质钝化层生长于基片上,且栅根与底层介质钝化层不接触,所述栅帽的下表面与中间介质钝化层的上表面接触。本发明提供的T型纳米栅的栅根悬空,不与钝化介质接触,栅帽覆盖于中间介质钝化层上,不但避免了没有介质承托造成的栅剥离时的倒栅,同时也可以减小栅寄生电容,达到了提升器件的频率特性的目的。

Patent Agency Ranking