-
公开(公告)号：CN106130333A
公开(公告)日：2016-11-16
申请号：CN201610628339.5
申请日：2016-08-03
Applicant: 西安电子科技大学
IPC: H02M1/32
CPC classification number: Y02E10/56 , H02M1/32 , H02M2001/0038
Abstract: 本发明提供一种基于级联H桥光伏逆变器的漏电流抑制方法，包括：形成级联H桥光伏逆变器开关管的开关状态，在所述开关状态下分别计算级联H桥光伏逆变器寄生电容的电压值；从寄生电容电压值相同的多个开关状态中选择数个开关状态形成开关组合；根据所述级联H桥光伏逆变器输出的全部电压值形成一维空间矢量控制区域；根据预输出电压值在所述一维空间矢量控制区域的位置确定所述开关组合中对应的开关状态，并控制所述级联H桥光伏逆变器的开关管在对应的开关状态下导通与关断，从而实现漏电流的抑制。本发明通过控制级联H桥光伏逆变器寄生电容为恒定值，抑制级联H桥光伏逆变器中的漏电流。
-
公开(公告)号：CN102842584B
公开(公告)日：2016-05-18
申请号：CN201210244427.7
申请日：2012-07-16
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种应变Si垂直沟道SOI BiCMOS集成器件及制备方法，其过程为：在SOI衬底上连续生长N-Si、P-SiGe、i-Si、i-Poly-Si，制备深槽隔离，制备基区浅槽隔离，光刻基区、硼离子注入，光刻发射区、磷离子注入，光刻集电区，去除集电极区域的本征Si层和本征Poly-Si层，磷离子注入，形成集电极，形成SiGe HBT器件；分别光刻NMOS和PMOS器件有源区沟槽，在PMOS器件有源区上制备漏极和栅极，形成PMOS器件；在NMOS器件有源区制备栅介质层和栅多晶，形成NMOS器件；光刻引线，构成应变Si垂直沟道SOI BiCMOS集成器件及电路；本发明充分利用了张应变Si材料迁移率各向异性的特点，在600～800℃，制备出了性能增强的应变Si垂直沟道SOI BiCMOS集成电路。
-
公开(公告)号：CN105279517A
公开(公告)日：2016-01-27
申请号：CN201510639681.0
申请日：2015-09-30
Applicant: 西安电子科技大学
CPC classification number: G06K9/4671 , G06K9/6223
Abstract: 本发明公开了一种基于半监督关系主题模型的弱标签社交图像识别方法，主要解决现有的社交图像识别方法利用图像弱标签不足的缺点。其实现步骤是：1.输入带用户标签的图像集，提取图像集每幅图像的特征，以图像集中每个图像的特征为顶点，图像间的标签关系为边的权重，构建图像间关系无向图；2.根据图像间关系无向图，建立半监督关系主题模型；3.根据半监督关系主题模型，预测图像的类别，完成图像的识别。本发明能充分利用图像的弱标签对图像间关系进行建模，提高了图像识别的准确率，可用于对社交图像的识别。
-
公开(公告)号：CN105262702A
公开(公告)日：2016-01-20
申请号：CN201510770651.3
申请日：2015-11-12
Applicant: 电子科技大学
IPC: H04L12/911
CPC classification number: H04L47/826
Abstract: 本发明属于电子通信领域，尤其涉及随机状态转移算法和TDMA通信网络时隙均匀分配方案.本发明针对TDMA通信网络时隙分配方案研究的不完善，提出一种基于最小时延抖动的TDMA通信网络时隙均匀分配方法，即以TDMA通信网络协议为依据，基于随机状态转移理论，在已知可用且分布不均匀的时隙中，求解一种时隙分配方案使之达到最小的时延抖动，并结合实际做了分配效果评估，对TDMA通信网络的组网规划提供理论支撑，具有很强的现实意义。
-
-
Patent Agency Ranking
公开(公告)号：CN104992930A
公开(公告)日：2015-10-21
申请号：CN201510393906.9
申请日：2015-07-07
Applicant: 西安电子科技大学
CPC classification number: H01L21/84 , H01L27/1203
Abstract: 本发明涉及一种应变Ge CMOS集成器件的制备方法及其CMOS集成器件，该制备方法包括:选取SOI衬底；生长N型应变Ge层以形成NMOS有源区和PMOS有源区；采用刻蚀工艺形成隔离沟槽；在PMOS有源区内注入P型离子形成PMOS的源漏区，在NMOS有源区内注入N型离子形成NMOS的源漏区；在PMOS和NMOS有源区表面且异于源漏区位置处形成金属栅极，且NMOS的栅极为高功函数的金属栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge CMOS集成器件。本发明实施例实现了高性能应变Ge CMOS器件的制备。
-
公开(公告)号：CN104964638A
公开(公告)日：2015-10-07
申请号：CN201510386401.X
申请日：2015-06-28
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于异质结电容-电压法测量应变Ge的禁带宽度的方法，包括如下步骤：计算异质pn结势垒区宽度XD、势垒区电荷总量、接触电势差VD、Ge/InxGa1-xAs界面处的Ge价带偏移量△Ev和Ge/InxGa1-xAs异质pn结的相关物理参数；并根据已经计算出的接触电势差和Ge/InxGa1-xAs异质pn结的相关物理参数，计算出Ge/InxGa1-xAs界面处的Ge价带偏移量△Ev，再由Ge的价带偏移量△Ev与其导带偏移量△Ec的关系计算出导带偏移量△Ec；计算Ge的禁带宽度。本发明相对简单、实用，物理意义清晰，可以直接分析Ge器件中的Ge禁带宽度。
-
公开(公告)号：CN103050356B
公开(公告)日：2015-09-30
申请号：CN201310001434.9
申请日：2013-01-04
Applicant: 电子科技大学
IPC: H01J23/24
Abstract: 本发明公开了一种大功率毫米波与太赫兹波信号倍频装置，包括低频段慢波结构、高频段慢波结构和漂移管，漂移管连接在低频段慢波结构和高频段慢波结构之间。低频段毫米波或者太赫兹波与电子束在低频段慢波结构内互作用，产生速度调制，电子束在漂移管区产生电子群聚，产生密度调制，群聚的电子束携带信号在高频段慢波结构内激励起高频率的电磁波并被放大。本发明能够获得稳定的高频段毫米波和高频太赫兹波信号，同时具有成本低的特点。
-
公开(公告)号：CN102723341B
公开(公告)日：2015-09-16
申请号：CN201210244426.2
申请日：2012-07-16
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法。其过程为：制备一片SOI衬底，上层基体材料为（100）晶面，下层基体材料为（110）晶面；在衬底片上生长N型Si外延，制备深槽隔离，在双极器件区域制造常规的Si双极晶体管；在PMOS器件有源区刻蚀出深槽，选择性生长应变Si PMOS器件有源层，在该有源层上制备垂直沟道的压应变PMOS器件；在NMOS器件有源区刻蚀出深槽，选择性生长应变Si NMOS器件有源层，在该外延层上制备平面沟道的张应变NMOS器件。本发明充分利用应变Si材料迁移率高于体Si材料和应变Si材料应力与迁移率各向异性的特点，基于SOI衬底，制备出了性能优异的混合晶面应变Si垂直沟道BiCMOS集成器件及电路。
-
公开(公告)号：CN102723340B
公开(公告)日：2015-08-12
申请号：CN201210244424.3
申请日：2012-07-16
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种SOI BJT双应变平面BiCMOS集成器件及制备方法，SOI衬底片上生长N型Si外延作集电区，制备深槽隔离，在双极器件区域制造常规的Si双极晶体管；利用干法刻蚀工艺刻蚀出MOS器件有源区深槽，在槽中分别选择性外延生长：P型Si层、P型SiGe渐变层、P型SiGe层、P型应变Si层作为NMOS器件有源区和N型Si层、N型应变SiGe层、N型Si帽层作为PMOS器件有源区；制备虚栅极，分别进行MOS器件LDD注入，淀积SiO2，制备侧墙，自对准形成NMOS和PMOS器件源漏；刻蚀虚栅，淀积SiON栅介质层和W-TiN复合栅，最终构成沟道为22～45nm的BiCMOS集成器件。该方法充分利用电子迁移率高的张应变Si和空穴迁移率高的压应变SiGe分别作为NMOS和PMOS器件的导电沟道，有效地提高了BiCMOS集成器件及电路的性能。
-
-
-
-
-
-
-
-
-
Search Results
427
records
(took 0.045 seconds)
