高精度低硬件复杂度的sinc插值实现方法及系统

    公开(公告)号:CN107193784A

    公开(公告)日:2017-09-22

    申请号:CN201710351440.5

    申请日:2017-05-17

    Applicant: 南京大学

    Abstract: 本发明提供了一种高精度低硬件复杂度的sinc插值实现方法,包括:将采样点数据和待插值点数据存储于RAM的不同bank中,根据待插值点数据的整数部分从RAM中取出采样点数据,并且和待插值点数据的小数部分一起,分成两部分输入计算单元中,分别进行通分除法计算和SIN计算,最后通过延时模块后相乘得到结果数据,全过程采用流水线设计。本发明支持多种插值核长度,支持浮点复数计算,通过卷积核现场计算的方式,在保证了计算效率的同时,提高了计算精度,降低了硬件资源的开销。

    一种可重构定浮点通用FFT处理器
    72.
    发明公开

    公开(公告)号:CN106951394A

    公开(公告)日:2017-07-14

    申请号:CN201710189440.X

    申请日:2017-03-27

    Applicant: 南京大学

    CPC classification number: G06F17/142 G06F7/57

    Abstract: 本发明提供了一种可重构定浮点通用FFT处理器,既可以实现18位的定点FFT运算,也可以实现32位的单精度浮点FFT运算。所述处理器将定点运算器(包括乘法器和加法器)与主体结构相分离,定点运算器可重构为单精度浮点运算器。处理器主体通过调用定点运算器或重构而成的单精度浮点运算器来完成定点或浮点FFT运算。所述处理器采用混合基流水结构,不仅支持定浮点计算还支持可配置的计算点数,在保证精确度和数据吞吐率的情况下,有效的提高了处理器的通用性。

    一种基于归并树的全排序加速器及应用

    公开(公告)号:CN106843803A

    公开(公告)日:2017-06-13

    申请号:CN201611222156.X

    申请日:2016-12-27

    Applicant: 南京大学

    CPC classification number: G06F7/24

    Abstract: 本发明的基于归并树的全排序加速器,包括:主控模块,接收运算信号,并根据所述运算信号确定排序、合并的次数、排序点数以及读写地址;输出控制信号,控制合并的开始和结束;运算单元,由若干比较器组成,根据所述运算信号执行比较逻辑运算,输出中间结果;FIFO存储单元,由若干寄存器组成,接收所述中间结果并存储,根据所述传输信号,执行中间结果的读写操作;主控制器与每一比较器、寄存器形成映射形成一个结点,所有结点形成归并树的处理结构。有益效果:资源开销较小使用更加灵活,同时有良好的并行性来满足高吞吐量系统的需求。

    一种可配置流水信号处理核的高效率控制器及控制方法

    公开(公告)号:CN105955923A

    公开(公告)日:2016-09-21

    申请号:CN201610270763.7

    申请日:2016-04-27

    Applicant: 南京大学

    CPC classification number: G06F15/7878

    Abstract: 本发明涉及一种可配置流水信号处理核的高效率控制器,可配置流水信号处理核包括含有可重构计算阵列的运算单元与控制器,并外接软处理器核,控制器包括:寄存器组,配置寄存器接收软处理器核的配置信息;状态寄存器向软处理器核发出可配置流水信号处理核的状态信息,实时反馈可配置流水信号处理核的工作状态;主控制器,接收软处理器核发出的控制信号,并根据控制信号发出控制指令;重构控制器,接受主控制器发出的控制指令,根据控制指令分析出算法配置信息并对运算单元进行重构,调用运算单元中与算法配置信息相匹配的计算阵列进行运算。有益效果:将运算资源和存储资源复用,在较少的资源下,通过对资源的重构,可以完成两种不同算法的不同规模的运算,节省了芯片的面积,并且满足系统实时性的要求。

    一种可重构的多通道检测算法加速器

    公开(公告)号:CN105955705A

    公开(公告)日:2016-09-21

    申请号:CN201610274202.4

    申请日:2016-04-27

    Applicant: 南京大学

    CPC classification number: G06F7/5306

    Abstract: 本发明涉及可重构的多通道检测算法加速器,包括AXI4接口,用于接收AXI总线上的命令;置寄存器,根据控制信号配置配置寄存器的参数;状态寄存器,用于储存加速器内部的状态信息,同时可以根据所述控制信号反馈所述状态信息;主控制器,主控制器根据配置寄存器的配置信息,将重构参数传给重构控制器,并实时对状态寄存器进行更新;重构控制器,根据主控制器传来的数据,对内部的可重构算法模块进行重构;多通道检测运算模块,采用流水、并行的架构,含有若干流水算法,各算法根据相应的所述配置信息选通数据选择器从而实现不同点数不同阶数的算法。有益效果为:本发明提供的多通道检测算法加速器通过可重构技术大大提高了加速器的灵活性,流水与并行的架构大大增强了加速器的性能。

    一种咬尾阶梯码的编码及解码方法

    公开(公告)号:CN105429646A

    公开(公告)日:2016-03-23

    申请号:CN201510388034.7

    申请日:2015-06-30

    Applicant: 南京大学

    Abstract: 本发明涉及一种咬尾阶梯码编码方法,包括如下步骤1)选择一种(n,k)线性分组码作为分量码,其中n代表码长,n∈(500,5000),k代表编码前信息长度;2)按照阶梯码中的方式对接受到的信息进行分组,构造矩阵 ,先在第一个矩阵的下方添加一个参与编码的全零矩阵,接着用分量码对剩余矩阵进行编码,编码的同时产生校验位矩阵,再将分组内最后一个矩阵与第一个矩阵编码完成首尾的衔接,最后用得到的校验位矩阵替代内补充的全零矩阵,完成编码。有益效果为:码通过采用这种新型的编码方案,新型的咬尾阶梯码有了分组码的特性,组与组之间的编码过程相互独立,且组内每一个矩阵内的信息依旧被包含在两个分量码之中,保证了纠错的性能。

    一种矩阵求逆运算方法
    77.
    发明公开

    公开(公告)号:CN105426345A

    公开(公告)日:2016-03-23

    申请号:CN201510994192.7

    申请日:2015-12-25

    Applicant: 南京大学

    CPC classification number: G06F17/16

    Abstract: 本发明涉及一种矩阵求逆运算方法,包括如下步骤:1)首先进行列选主元LU分解:根据公式PA=LU,将源矩阵A分解为单位下三角矩阵L、上三角矩阵U和置换矩阵P;2)接着进行三角矩阵求逆:对L矩阵求逆得到其逆矩阵L-1,将U矩阵的转置矩阵求逆后再转置得到U-1;3)最后进行矩阵相乘:将矩阵U-1和矩阵 L-1相乘,并根据置换矩阵P将矩阵乘法结果进行列变换得到源矩阵A-1。有益效果为:通过使用列选主元LU分解算法,有效地降低矩阵求逆算法的时间复杂度,增加矩阵求逆运算的可并行性,减少矩阵求逆运算的时间,并且支持任意阶数的矩阵求逆运算,可以根据运算点数需求增加或减少硬件资源,更好地满足实际应用的需求。

    用于异步控制系统的LED显示屏控制卡

    公开(公告)号:CN105118441A

    公开(公告)日:2015-12-02

    申请号:CN201510662747.8

    申请日:2015-10-14

    Applicant: 南京大学

    Abstract: 本发明涉及用于异步控制系统的LED显示屏控制卡,包括微处理器模块、显示模块以及外围接口电路,所述微处理器模块包括嵌入式处理器核、DDR3存储器以及eMMC存储器,所述显示模块包括处理芯片、Flash存储器、显示驱动芯片以及LPDDR存储器芯片,所述嵌入式处理器核与其他外围接口电路连接,所述嵌入式处理器核分别与DDR3存储器、eMMC存储器、处理芯片以及外围接口电路通信连接,处理芯片分别与Flash存储器、LPDDR存储器、显示驱动芯片以及外围接口电路通信连接。有益效果为:可搭载异步控制系统,不需要上位机的参与就可以独立完成多媒体显示,节约了成本。

    一种快速傅里叶变化的基2-4-8混合基蝶算器及其应用

    公开(公告)号:CN104657334A

    公开(公告)日:2015-05-27

    申请号:CN201410834299.0

    申请日:2014-12-29

    Applicant: 南京大学

    Abstract: 本发明涉及一种快速傅里叶变化的基2-4-8混合基蝶算器,包括基2单元、基4单元以及基8单元,所述基8单元包括主要由第一复数加法器、实数运算单元连接组成的前置运算单元与基4单元,所述前置运算单元通过第一寄存器与所述基4单元连接,所述基8单元、基4单元以及基2单元并接形成流水线架构。益效果为:相对于完整的基8蝶形运算器资源开销小使用更加灵活,同时有良好的并行性来满足高吞吐率系统的需求;基2-4-8混合基的结构使蝶算器可以像基2算法一样可以支持2的整数次幂点的序列长度。

    基于NCS算法的成像方法以及混合精度浮点协处理器

    公开(公告)号:CN103677741A

    公开(公告)日:2014-03-26

    申请号:CN201310742912.1

    申请日:2013-12-30

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于NCS算法的成像方法以及混合精度浮点协处理器,所述方法包括按步累加运算:构造若干个单精度加法器,通过按步累加运算以每步内对应的地址取数进行累加,按步累加运算的步长为任意值,多个加法器可以并行运行以提高运算速度;涉及到正余弦运算的,通过引入无理数的较小量对π进行双精度补偿修正,以降低计算值与真实值的误差。所述协处理器包括流水线控制模块、寄存器模块以及运算控制模块。有益效果为:1)采用双精度运算模块提高成像精度;2)删减不必要的运算模块以节约成本;3)硬件实现了按步累加和复数求模,大幅提升运算速度;4)对于按步累加和复数求模,仅需调用相应指令,显著降低了软件编程难度。

Patent Agency Ranking