公开(公告)号：CN103729867A

公开(公告)日：2014-04-16

申请号：CN201410005665.1

申请日：2014-01-07

Applicant: 南京大学 ,  中国电子科技集团公司第十四研究所

Inventor： 李丽 ,  鲁恒亚 ,  潘红兵 ,  郑昱 ,  李磊 ,  鲁亚楠 ,  王堃 ,  孙敏敏

IPC: G06T11/00

Abstract: 本发明涉及一种基于BP反投影成像算法的硬件加速器，包括脉冲存储器，用于存储大量的脉冲数据；图像数据存储模块，包括至少两个连续的图像数据存储器，用于存储每次反投影运算前后的源数据和结果数据；反向投影运算单元，用于进行反投影运算，实现时延调整和相干累加功能；以及AHB接口，用于集成所述脉冲存储器、图像数据存储器以及反向投影运算单元，完成三者与AHB总线之间的信息交互。有益效果为：1）采用合适位宽的定点数代替一般使用的双精度浮点数来进行计算，这样做减小了运算误差以及逻辑资源的使用。其相位误差由11.25°减小到1.4°。（2）提出了反投影成像数据处理方法，实现各级流水线无缝对接，获得较高的数据吞吐率，有效实现算法的并行化。

公开(公告)号：CN103927290A

公开(公告)日：2014-07-16

申请号：CN201410156677.4

申请日：2014-04-18

Applicant: 南京大学

Inventor： 李丽 ,  杨丹 ,  虞潇 ,  潘红兵 ,  何书专 ,  王堃

IPC: G06F17/16

Abstract: 本发明涉及一种任意阶下三角复矩阵求逆运算方法，包括如下步骤：（1）设置一取倒单元，用于对N阶矩阵L的对角线元素进行取倒运算，并输出取倒后的矩阵；（2）设置一乘累加单元，用于接收所述取倒后的矩阵，对矩阵第i行中前i-1个元素进行乘累加运算；（3）设置一取反乘单元，用于接收对应于第i行矩阵元素的所述累加结果，进行取反运算后再与第i行的对角线元素相乘，得到逆矩阵L-1的第i行的矩阵元素。整个过程采用多组乘累加单元进行并行计算。有益效果为：可以实现任意阶下三角复矩阵的求逆运算，不受运算单元数量的制约；仅采用一个复数加法器和一个复数乘法器的乘累加器设计，节省了硬件资源，并通过有效的并行化方式保证了运算效率。

公开(公告)号：CN106843803B

公开(公告)日：2019-04-23

申请号：CN201611222156.X

申请日：2016-12-27

Applicant: 南京大学

Inventor： 李丽 ,  陆沛栋 ,  王堃 ,  潘红兵 ,  李伟 ,  汪伟斌

IPC: G06F7/24

Abstract: 本发明的基于归并树的全排序加速器，包括：主控模块，接收运算信号，并根据所述运算信号确定排序、合并的次数、排序点数以及读写地址；输出控制信号，控制合并的开始和结束；运算单元，由若干比较器组成，根据所述运算信号执行比较逻辑运算，输出中间结果；FIFO存储单元，由若干寄存器组成，接收所述中间结果并存储，根据所述传输信号，执行中间结果的读写操作；主控制器与每一比较器、寄存器形成映射形成一个结点，所有结点形成归并树的处理结构。有益效果：资源开销较小使用更加灵活，同时有良好的并行性来满足高吞吐量系统的需求。

公开(公告)号：CN105630735A

公开(公告)日：2016-06-01

申请号：CN201510998467.4

申请日：2015-12-25

Applicant: 南京大学

Inventor： 李丽 ,  丰帆 ,  潘红兵 ,  王堃 ,  韩峰 ,  何书专 ,  李伟

IPC: G06F15/78

CPC classification number: G06F15/7871

Abstract: 本发明涉及基于可重构计算阵列的协处理器，包括：主控制器，接收外部通用处理器发出的控制信息，再解析所述控制信息，并发出相应的配置指令，所述配置指令包括传输参数与算法参数；重构控制器，根据所述配置指令中的算法参数，发出配置信息，所述配置信息包括用于选择和组织运算核心单元中的逻辑算法的执行信号与内部网络选通信号；运算核心单元，接收所述配置信息，根据配置信息完成复乘、复加、实乘等基本运算；DMA单元，接收所述配置指令的传输参数，进行外部DDR与内部存储模块、主控制器间的数据搬运。有益效果为：该协处理器计算性能好、面积消耗小。

公开(公告)号：CN107196792A

公开(公告)日：2017-09-22

申请号：CN201710349231.7

申请日：2017-05-17

Applicant: 南京大学

Inventor： 李丽 ,  汪伟斌 ,  潘红兵 ,  沙金 ,  李伟 ,  何书专 ,  王堃

IPC: H04L12/24 ,  H04L12/44

Abstract: 本发明公开了一种可扩展的支持动态部分重构的可重构计算配置网络系统，采用多层次嵌套树形结构形成配置网络系统，配置流每一次改变配置路径方向都扩展两个配置方向，形成一条配置链上配置串行传递、多条配置链上配置并行传递的串并行混合配置的重构方式，多层次嵌套树形结构由至少一个双树配置网络结构与一个双向主干配置链组成，双树配置网络结构由两个单树配置网络结构组成，每个单树配置网络结构均与可重构计算单元相连。本发明几乎不增加逻辑资源消耗的前提下，减少了互连和配置功耗。

公开(公告)号：CN107196792B

公开(公告)日：2020-08-04

申请号：CN201710349231.7

申请日：2017-05-17

Applicant: 南京大学

Inventor： 李丽 ,  汪伟斌 ,  潘红兵 ,  沙金 ,  李伟 ,  何书专 ,  王堃

IPC: H04L12/24 ,  H04L12/44

Abstract: 本发明公开了一种可扩展的支持动态部分重构的可重构计算配置网络系统，采用多层次嵌套树形结构形成配置网络系统，配置流每一次改变配置路径方向都扩展两个配置方向，形成一条配置链上配置串行传递、多条配置链上配置并行传递的串并行混合配置的重构方式，多层次嵌套树形结构由至少一个双树配置网络结构与一个双向主干配置链组成，双树配置网络结构由两个单树配置网络结构组成，每个单树配置网络结构均与可重构计算单元相连。本发明几乎不增加逻辑资源消耗的前提下，减少了互连和配置功耗。

公开(公告)号：CN106843803A

公开(公告)日：2017-06-13

申请号：CN201611222156.X

申请日：2016-12-27

Applicant: 南京大学

Inventor： 李丽 ,  陆沛栋 ,  王堃 ,  潘红兵 ,  李伟 ,  汪伟斌

IPC: G06F7/24

CPC classification number: G06F7/24

Abstract: 本发明的基于归并树的全排序加速器，包括：主控模块，接收运算信号，并根据所述运算信号确定排序、合并的次数、排序点数以及读写地址；输出控制信号，控制合并的开始和结束；运算单元，由若干比较器组成，根据所述运算信号执行比较逻辑运算，输出中间结果；FIFO存储单元，由若干寄存器组成，接收所述中间结果并存储，根据所述传输信号，执行中间结果的读写操作；主控制器与每一比较器、寄存器形成映射形成一个结点，所有结点形成归并树的处理结构。有益效果：资源开销较小使用更加灵活，同时有良好的并行性来满足高吞吐量系统的需求。

公开(公告)号：CN105426345A

公开(公告)日：2016-03-23

申请号：CN201510994192.7

申请日：2015-12-25

Applicant: 南京大学

Inventor： 李丽 ,  王堃 ,  潘红兵 ,  韩峰 ,  丰帆 ,  李伟 ,  何书专

IPC: G06F17/16

CPC classification number: G06F17/16

Abstract: 本发明涉及一种矩阵求逆运算方法，包括如下步骤：1）首先进行列选主元LU分解：根据公式PA=LU，将源矩阵A分解为单位下三角矩阵L、上三角矩阵U和置换矩阵P；2）接着进行三角矩阵求逆：对L矩阵求逆得到其逆矩阵L-1，将U矩阵的转置矩阵求逆后再转置得到U-1；3）最后进行矩阵相乘：将矩阵U-1和矩阵 L-1相乘，并根据置换矩阵P将矩阵乘法结果进行列变换得到源矩阵A-1。有益效果为：通过使用列选主元LU分解算法，有效地降低矩阵求逆算法的时间复杂度，增加矩阵求逆运算的可并行性，减少矩阵求逆运算的时间，并且支持任意阶数的矩阵求逆运算，可以根据运算点数需求增加或减少硬件资源，更好地满足实际应用的需求。