-
公开(公告)号：CN101866841A
公开(公告)日：2010-10-20
申请号：CN200910057078.6
申请日：2009-04-16
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/283 , H01L21/336 , H01L21/027
Abstract: 本发明公开了一种器件源漏区域的自对准金属硅化物形成方法，利用制作器件源漏区域的光刻层次，制作和器件源漏区域自对准的金属硅化物，在完成源漏区域注入后，刻蚀掉源漏区域上的氧化层，然后去掉光刻胶，再制作金属硅化物，这样就得到了和源漏区域自对准的金属硅化物。本发明实现了在源漏区域制作和源漏区域自对准的金属硅化物，降低了接触电阻，减小了器件的导通电阻。
-
公开(公告)号：CN101752226A
公开(公告)日：2010-06-23
申请号：CN200810044069.9
申请日：2008-12-09
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/02 , H01L21/768 , H01L21/82
Abstract: 本发明公开了集成电路中电感的制作方法，包括以下步骤：1，在介质层上淀积一层金属；2，采用光刻工艺定义出电感的图形；3，进行金属层刻蚀，去除光刻胶，形成金属线圈；4，接着淀积介质层，并在介质层上形成通孔；5，填充通孔的填充金属；6，重复步骤1)至步骤5)以增加电感的层数，直到形成最后一层金属线圈。集成电路中的电感，包含多层相互平行的金属线圈，相邻金属线圈通过连接接触孔相连接。利用本发明方法制作的集成电路电感包括多层金属线圈，增强了电感的磁场强度。
-
公开(公告)号：CN101740362A
公开(公告)日：2010-06-16
申请号：CN200810043942.2
申请日：2008-11-18
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 本发明公开了一种栅极形成方法，在衬底上淀积用作栅氧的二氧化硅之后，包括如下步骤：1)在所述二氧化硅上淀积一层多晶硅，而后在多晶硅上淀积另一层二氧化硅作为二氧化硅保护层；2)接着对所述多晶硅进行掺杂以达到预定的多晶硅的阻值；3)采用光刻工艺定义出栅极位置；4)利用步骤3中光刻工艺后留下的光刻胶图形为掩膜，将栅极位置处的去除所述多晶硅上的所述另一层二氧化硅，之后去胶清洗；5)进行金属硅化物形成工艺，在露出的多晶硅上形成金属硅化物；6)以金属硅化物为掩膜，刻蚀多晶硅形成栅极。
-
公开(公告)号：CN101728426A
公开(公告)日：2010-06-09
申请号：CN200810043871.6
申请日：2008-10-28
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/49 , H01L29/423 , H01L21/28
Abstract: 本发明公开了一种多晶硅栅结构，从下向上依次为多晶硅、硅化钨层和氮化硅层，多晶硅包括N型多晶硅与P型多晶硅。本发明还公开了一种制作多晶硅栅结构的方法，包括以下步骤：第一步，在衬底上生长一层多晶硅；第二步，利用光掩膜多晶硅进行N型和P型的掺杂；第三步，在掺杂的多晶硅上生长一层硅化钨；第四步，在硅化钨层上生长氮化硅层；第五步，进行栅极结构的定义。本发明通过使用新的栅集成结构和工艺，使之既能集成自对准孔工艺，同时又能实现表面沟道P型晶体管，降低接触电阻，降低漏电和开启电压，提高饱和电流。
-
公开(公告)号：CN101452954A
公开(公告)日：2009-06-10
申请号：CN200710094352.8
申请日：2007-11-30
Applicant: 上海华虹NEC电子有限公司
Abstract: 本发明公开了一种MOS晶体管中的沟道结构，用于功率MOS晶体管中，其沟道区的硅衬底表面设有多个沟槽，所述各沟槽的长度方向与MOS晶体管工作时沟道区内电流的运动方向相同。本发明利用在沟道区中加入沟槽，使沟道由单平面变为多平面，在不改变器件尺寸的前提下增加器件的有效沟道长度，增大了器件的驱动能力。
-
Patent Agency Ranking
公开(公告)号：CN101452937A
公开(公告)日：2009-06-10
申请号：CN200710094347.7
申请日：2007-11-30
Applicant: 上海华虹NEC电子有限公司
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明公开了一种一次可编程非挥发性存储器芯片单元，该一次可编程非挥发性存储器芯片单元包括一个电容耦合半导体场效应晶体管和一个电容，其中电容在具体制备时为沟槽型电容。本发明的一次可编程非挥发性存储器芯片单元，在保持电容值不变的前提下，大大缩小OTP单元所占用的面积。本发明还公开了前述沟槽型电容的制备方法。
-
公开(公告)号：CN101452211A
公开(公告)日：2009-06-10
申请号：CN200710094318.0
申请日：2007-11-28
Applicant: 上海华虹NEC电子有限公司
IPC: G03F7/20 , G03F3/00 , H01L23/544
Abstract: 本发明公开了一种光刻对准标记的制备方法，其用于在硅衬底上制备光刻对准标记，包括：在硅衬底上制备一氧化层；用光刻胶光刻显影，保留光刻对准标记处的光刻胶；以形成的光刻胶图案为刻蚀掩膜，刻蚀曝出的氧化层至硅表面，最后去除光刻胶层；进行硅外延生长，使外延层表面高度大于氧化层表面高度，形成光刻对准标记。本发明的制备方法，避免了原有基于沟槽刻蚀的光刻对准标记制备方法中，因外延层加厚所带来的标记模糊的问题，同时具有生产成本低，工艺控制的简单，工艺能力窗口扩大，且对准精度高的优点，适用于集成电路制造中。
-
公开(公告)号：CN101446767A
公开(公告)日：2009-06-03
申请号：CN200710094288.3
申请日：2007-11-27
Applicant: 上海华虹NEC电子有限公司
IPC: G03F7/20
Abstract: 本发明公开了一种测量曝光机台焦距偏移量的方法，包括如下步骤：(1)在曝光机台正常工作的状态下，对硅片进行曝光，得到第一次曝光图形；(2)用和硅片运动平台倾斜的入射光对步骤(1)中得到的硅片进行第二次曝光，得到第二次曝光图形；(3)测量两次曝光图形的偏移量，去除机台本身的偏移量，并结合光的倾斜度，计算出曝光机台焦距的偏移量。本发明的方法，实现了准确测量曝光机台焦距的偏移量。
-
公开(公告)号：CN101446765A
公开(公告)日：2009-06-03
申请号：CN200710094285.X
申请日：2007-11-27
Applicant: 上海华虹NEC电子有限公司
IPC: G03F7/20 , G03F7/40 , G03F7/26 , H01L21/027
Abstract: 本发明公开了一种光刻显影的方法，包括在曝光和硬烘，曝光后光刻胶图形的特征尺寸比目标值小；而硬烘时的提高硬烤温度，使得硬烘后的光刻胶图形间隙的特征尺寸控制在目标值范围内。本发明的方法有效避免显影时的光刻胶残留在光刻胶图形间隙中形成光刻胶残留互连，而在硬烘时提高硬烤温度，光刻胶软化使得硬烘后的光刻胶图形的特征尺寸变大而将光刻胶图形间隙的特征尺寸控制在目标值范围内。本发明可广泛用于半导体制造中。
-
公开(公告)号：CN101442009A
公开(公告)日：2009-05-27
申请号：CN200710094245.5
申请日：2007-11-20
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/336 , H01L21/265
Abstract: 本发明公开了一种MOS器件制备中源漏区的制备方法，其先进行源区和漏区离子注入形成重掺杂注入区，并保留光刻胶，然后通过各向同性刻蚀工艺将多晶硅栅极两边各刻蚀掉一部分，最后再进行轻掺杂注入和去胶的工艺。本发明不仅可以节省两次光刻，并且不需要重新制备侧墙，节省了工艺步骤，大大节约了制备成本，可广泛用于具MOS晶体管单元的半导体器件制备中。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.026 seconds)
