-
公开(公告)号：CN117079687A
公开(公告)日：2023-11-17
申请号：CN202210487335.5
申请日：2022-05-06
Applicant: 上海交通大学
Abstract: 本发明提供一种利用ReRAM器件进行数据存储的nvSRAM‑CIM单元电路，包括:SRAM存储单元，SRAM存储单元包括6管SRAM存储单元和一个控制管；ReRAM数据存储电路，ReRAM数据存储电路与SRAM存储单元的Q节点连接；SRAM存储单元中的权值存储至ReRAM数据存储电路中；ReRAM数据存储电路中存储的权值恢复至SRAM存储单元中；利用SRAM存储单元中的权值进行存内计算。本发明实现高能效的神经网络运行；将神经网络的权值存储在阵列内的ReRAM器件中，可以实现对大规模神经网络权值的高密度存储和阵列级并行的神经网络权值载入，避免了从片外对权值进行读取，降低数据搬运的功耗，进而提高神经网络加速器的能效；同时，提出了神经网络权值映射方法对网络权值进行映射，提高硬件的资源利用率。
-
公开(公告)号：CN116257246A
公开(公告)日：2023-06-13
申请号：CN202310003551.2
申请日：2023-01-03
Applicant: 上海交通大学
IPC: G06F8/41
Abstract: 本发明公开了一种基于重调度和循环变换消除访存冲突方法，涉及粗粒度可重构架构编译器领域。本发明在连续放置策略的前提下建立了访存冲突模型来准确预测访存冲突的情况，基于该模型，提出通信感知的内存访问优化方法。该方法通过重调度和循环变换在时间域和空间域上减少访存冲突，在最小化数据通信开销的同时，能有效地减少访存冲突。本发明提出的重调度和循环变换两种方法通过纯软件的方式进行，不依赖缓存资源，能够轻易地应用于多种CGRA结构，通用性更好。
-
公开(公告)号：CN115982528A
公开(公告)日：2023-04-18
申请号：CN202211489970.3
申请日：2022-11-25
Applicant: 上海交通大学
IPC: G06F17/15 , G06F7/544 , G06F7/533 , G06N3/0464
Abstract: 本发明提供了一种基于Booth算法的近似预编码卷积运算方法及系统，包括：步骤S1：乘数和被乘数输入乘法器通过近似预编码模块进行部分积分离，将分离后的被乘数相关部分积输入至加法树模块完成压缩，将压缩后的被乘数相关部分积和乘数相关部分积相加得到乘法器结果；步骤S2：将乘法器结果进行符号位扩展，并将扩展后的乘法器结果输入累加模块进行移位和相加操作，并将移位相加操作结果进行进位补偿。
-
公开(公告)号：CN113052307B
公开(公告)日：2022-09-06
申请号：CN202110281982.6
申请日：2021-03-16
Applicant: 上海交通大学
Abstract: 本发明提供了一种面向忆阻器加速器的神经网络模型压缩方法及系统，涉及基于忆阻器的神经网络加速器技术领域，该方法包括：步骤1：通过阵列感知的规则化增量剪枝算法，裁剪原始网络模型获得忆阻器阵列友好的规则化稀疏模型；步骤2：通过二的幂次量化算法，降低ADC精度需求和忆阻器阵列中低阻值器件个数以总体降低系统功耗。本发明能够解决原始模型映射到忆阻器加速器上时硬件资源消耗过大的问题以及ADC单元和计算阵列功耗过高的问题。
-
公开(公告)号：CN112463717B
公开(公告)日：2022-07-22
申请号：CN202011221019.0
申请日：2020-11-05
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了一种粗粒度可重构架构下条件分支实现方法，涉及粗粒度可重构架构领域，在CGRA线上的数据流包括数据位和分支位，首先进行分支发散，然后根据条件判断确定分支位，根据分支位确定分支是否执行，最后进行分支合并。本发明基于发散汇聚的分支实现方法，解决粗粒度可重构处理阵列分支执行能力不足的问题，采用多种发散方式优化嵌套分支的执行，解决嵌套分支执行的控制流复杂的问题，本发明的条件分支实现方法，性能得到提高，功耗显著降低。
-
Patent Agency Ranking
公开(公告)号：CN110460524B
公开(公告)日：2022-03-25
申请号：CN201910745235.6
申请日：2019-08-13
Applicant: 上海交通大学
IPC: H04L45/00 , H04L47/125
Abstract: 本发明涉及计算机网络技术领域，提供了一种面向高性能计算机光电混合网络的路由策略，应用于包括发送端电路由器、光路由器和接收端电路由器的光电混合网络，数据包从所述发送端电路由器发出，经过所述光路由器后由所述接收端电路由器接收；具体包括：设置一跨级路由表，所述跨级路由表记录所述接收端电路由器每一个接收缓冲区的剩余容量；所述发送端电路由器根据所述剩余容量确定所述数据包的下一步路由。本发明中的路由策略利用电路由器与光路由器的端口一一对应的特点，通过对电路由器端口的流量监测实现光路由器的端口管理，解决了光路由器没有缓冲区，无法进行流量控制的问题。
-
公开(公告)号：CN110059041B
公开(公告)日：2021-09-28
申请号：CN201910222966.2
申请日：2019-03-22
Applicant: 上海交通大学
Abstract: 本发明传输系统，包括相互连接的发送电路和接收电路；发送电路至少包括一时钟产生电路，接收电路至少包括一时钟恢复电路，时钟产生电路与时钟恢复电路相互耦合；其中时钟产生电路包括多个相互耦合的发送自定时振荡环；时钟恢复电路包括多个相互耦合的接收自定时振荡环。与现有技术相比，本发明具有如下的有益效果：可以提高发送端和接收端时钟的同步性能，减少接收电路设计的复杂性。
-
公开(公告)号：CN113312023A
公开(公告)日：2021-08-27
申请号：CN202110728989.8
申请日：2021-06-29
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合乘法器，包括：部分积产生模块对输入的乘数进行乘积运算，并输出乘积运算结果；光脉冲产生模块产生光脉冲；列累加模块接收乘积运算结果，作为控制信号，同时接收光脉冲，根据控制信号决定是否对光脉冲进行延时，并输出光脉冲；进位累加模块接收列累加模块输出的光脉冲，根据进位信号决定是否对光脉冲进行延时以及决定延时时间，并输出光脉冲；光电转换模块接收进位累加模块输出的光脉冲，并将其转换为相应的电脉冲信号；进位产生模块接收电脉冲信号，根据电脉冲信号到达的时间判断光脉冲延时的个数以得到累加运算的结果，并产生进位信号。本发明采用光器件和电器件混合进行乘法计算，以提高乘法器的性能并降低功耗。
-
公开(公告)号：CN113052307A
公开(公告)日：2021-06-29
申请号：CN202110281982.6
申请日：2021-03-16
Applicant: 上海交通大学
Abstract: 本发明提供了一种面向忆阻器加速器的神经网络模型压缩方法及系统，涉及基于忆阻器的神经网络加速器技术领域，该方法包括：步骤1：通过阵列感知的规则化增量剪枝算法，裁剪原始网络模型获得忆阻器阵列友好的规则化稀疏模型；步骤2：通过二的幂次量化算法，降低ADC精度需求和忆阻器阵列中低阻值器件个数以总体降低系统功耗。本发明能够解决原始模型映射到忆阻器加速器上时硬件资源消耗过大的问题以及ADC单元和计算阵列功耗过高的问题。
-
公开(公告)号：CN112612744A
公开(公告)日：2021-04-06
申请号：CN202011471974.X
申请日：2020-12-14
Applicant: 上海交通大学
Abstract: 本发明公开了一种基于数据流解耦的可重构阵列映射方法，涉及可重构阵列的映射布局领域，首先，在原始DFG(Data Flow Graph,数据流图)中执行速率失配的区域间加入DE(Decouple Element,解耦单元)，对数据流进行解耦；其次，利用一种“局部紧密，全局稀疏”的分簇式互连结构，将解耦后的所述数据流分隔在若干个规则的互连区域内；最后，通过一种分布式多阶段的布局算法，对每块所述互连区域内的所述数据流进行物理布局。本发明可以提高阵列的执行效率，完成了各种类型的单元的高效映射，并提升布局的速度和质量。
-
-
-
-
-
-
-
-
-
Search Results
160
records
(took 0.037 seconds)
