-
Patent Agency Ranking
公开(公告)号：CN114398308A
公开(公告)日：2022-04-26
申请号：CN202210053673.8
申请日：2022-01-18
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了基于数据驱动粗粒度可重构阵列的近内存计算系统，属于高能效比的近内存计算架构领域。所述计算系统为异构加速系统，分为三个层次，分别为片外主控层、三维加速器的逻辑层和存储层；所述片外主控层由主处理器和处理器主内存组成，主处理器通过总线将需要计算的数据从处理器主内存搬运至近内存计算架构的存储层，将配置信息通过总线搬运至逻辑层各可重构阵列的配置信息寄存器，将配置任务参数通过总线发送至各可重构阵列的配置信息调度器，在搬运完成后通过总线发出开始计算信号，可重构阵列开始进行计算任务；所述逻辑层由16个粗粒度可重构阵列作为计算逻辑，阵列通过内部总线连接到各内存控制器，实现对不同内存通道的访问。
-
公开(公告)号：CN116257246A
公开(公告)日：2023-06-13
申请号：CN202310003551.2
申请日：2023-01-03
Applicant: 上海交通大学
IPC: G06F8/41
Abstract: 本发明公开了一种基于重调度和循环变换消除访存冲突方法，涉及粗粒度可重构架构编译器领域。本发明在连续放置策略的前提下建立了访存冲突模型来准确预测访存冲突的情况，基于该模型，提出通信感知的内存访问优化方法。该方法通过重调度和循环变换在时间域和空间域上减少访存冲突，在最小化数据通信开销的同时，能有效地减少访存冲突。本发明提出的重调度和循环变换两种方法通过纯软件的方式进行，不依赖缓存资源，能够轻易地应用于多种CGRA结构，通用性更好。
-
公开(公告)号：CN119538816A
公开(公告)日：2025-02-28
申请号：CN202311106225.0
申请日：2023-08-29
Applicant: 上海交通大学
IPC: G06F30/34 , G06F30/3312
Abstract: 本发明提供了一种开发可重构处理器时序余量的自适应时钟实现方法及系统，包括：步骤S1：仿真工具对可重构处理器执行的应用程序进行动态时序分析获得延时信息；将延时信息发送至编译器，编译器针对应用程序进行数据流图的产生和映射优化，同时将相应的延迟信息编码到配置信息中，基于编码后的配置信息获取工作负载因子；步骤S2：将工作负载因子和PVT检测模块产生的PVT因子共同输入相位选择模块，相位选择模块根据工作负载因子和PVT因子从多相时钟产生模块产生的多相时钟中选择一个作为自适应时钟，提供给可重构处理器。
-
公开(公告)号：CN119149048A
公开(公告)日：2024-12-17
申请号：CN202411390459.7
申请日：2024-09-30
Applicant: 上海交通大学
Abstract: 本发明公开了一种同态加密编译器的基于整数线性规划的规模管理方法，涉及云计算领域。本发明将RNS‑CKKS的规模管理问题形式化为一个整数线性规划问题，从而可以用现有的数学方法进行求解。通过本发明提出的规模管理方法，程序员在编程时可以忽略规模管理的需求，由编译器自动进行管理，不需要程序员介入；相较于现有的同态加密编译器中的规模管理方法，本发明提出的方法可以在更短的时间生成性能更好的程序，有助于推广同态加密的使用。
-
公开(公告)号：CN116048521A
公开(公告)日：2023-05-02
申请号：CN202310003557.X
申请日：2023-01-03
Applicant: 上海交通大学
IPC: G06F8/41
Abstract: 本发明公开了一种多阵列粗粒度可重构架构的多层级并行性开发方法，涉及粗粒度可重构架构编译器领域。输入的C++文件经过Polygeist处理成由MLIR中Affine方言和SCF方言组成的中间表达式；任务进行循环级的优化，并使用并行性分析和阵列间映射算法来开发高层次的任务级并行性和数据级并行性，并行信息通过CGRA方言形式进行存储，MLIR的方言会被翻译回带有并行信息的编辑后的C++文件；编辑后的C++文件经过Clang生成低级别的中间表达式，通过阵列内的映射算法开发循环级并行性和指令级并行性；在整合阵列间信息后，最终生成配置文件，完成整个流程。本发明降低映射复杂度，开发多层次的并行性，有效提升映射性能；扩展性强，可以与不同的阵列内映射方法进行组合和协同工作。
-
-
-
-
Search Results
5
records
(took 0.023 seconds)
