-
公开(公告)号:CN119538816A
公开(公告)日:2025-02-28
申请号:CN202311106225.0
申请日:2023-08-29
Applicant: 上海交通大学
IPC: G06F30/34 , G06F30/3312
Abstract: 本发明提供了一种开发可重构处理器时序余量的自适应时钟实现方法及系统,包括:步骤S1:仿真工具对可重构处理器执行的应用程序进行动态时序分析获得延时信息;将延时信息发送至编译器,编译器针对应用程序进行数据流图的产生和映射优化,同时将相应的延迟信息编码到配置信息中,基于编码后的配置信息获取工作负载因子;步骤S2:将工作负载因子和PVT检测模块产生的PVT因子共同输入相位选择模块,相位选择模块根据工作负载因子和PVT因子从多相时钟产生模块产生的多相时钟中选择一个作为自适应时钟,提供给可重构处理器。