公开(公告)号：CN116048521A

公开(公告)日：2023-05-02

申请号：CN202310003557.X

申请日：2023-01-03

Applicant: 上海交通大学

Inventor： 绳伟光 ,  俞嘉力 ,  杨伟东 ,  蒋剑飞 ,  景乃锋 ,  王琴 ,  毛志刚

IPC: G06F8/41

Abstract: 本发明公开了一种多阵列粗粒度可重构架构的多层级并行性开发方法，涉及粗粒度可重构架构编译器领域。输入的C++文件经过Polygeist处理成由MLIR中Affine方言和SCF方言组成的中间表达式；任务进行循环级的优化，并使用并行性分析和阵列间映射算法来开发高层次的任务级并行性和数据级并行性，并行信息通过CGRA方言形式进行存储，MLIR的方言会被翻译回带有并行信息的编辑后的C++文件；编辑后的C++文件经过Clang生成低级别的中间表达式，通过阵列内的映射算法开发循环级并行性和指令级并行性；在整合阵列间信息后，最终生成配置文件，完成整个流程。本发明降低映射复杂度，开发多层次的并行性，有效提升映射性能；扩展性强，可以与不同的阵列内映射方法进行组合和协同工作。