一种可更换的弹缩性探针卡的制备方法、3D打印设备

    公开(公告)号:CN118175747A

    公开(公告)日:2024-06-11

    申请号:CN202410112009.5

    申请日:2024-01-26

    发明人: 童林聪 卢晓光

    摘要: 本发明属于探针制备技术领域,具体涉及一种可更换的弹缩性探针卡的制备方法、3D打印设备,方法包括步骤:S1、在基板表面预设位置处形成第一材料层;S2、在第一材料层至少一部分表面形成第二材料层,并对第二材料层顶部进行削平操作,以形成探针;S3、循环执行步骤S1~步骤S2,以在基板表面多个预设位置处形成探针,以得到探针卡;所述第一材料层和第二材料层中,其中一层为柔性导电材料形成,另一层为非柔性导电材料形成。本发明可基于3D打印的方式,制备一种可进行拆卸更换的弹性探针卡,以提升探针的使用寿命并能够合理有效地控制探针的制造成本。

    显影保护装置
    62.
    发明授权

    公开(公告)号:CN114190001B

    公开(公告)日:2024-06-11

    申请号:CN202111355313.5

    申请日:2021-11-16

    IPC分类号: H05K3/06 G03F7/30

    摘要: 本发明公开了一种显影保护装置。该显影保护装置包括:承载件,所述承载件用于承载PCB;第一边框,所述第一边框设置于所述承载件的周向上;其中,所述PCB设置于所述第一边框的内圈;第二边框,所述第二边框设置于所述第一边框的外圈周向上,所述第二边框用于承载显影设备的滚轮;其中,所述承载件的周向、所述第一边框的外圈周向、所述第二边框的外圈周向对齐。本申请实施例能够避免显影设备的滚轮与PCB表面直接接触,进而避免了干膜在显影操作中的划伤或擦花。

    层叠体的制造方法和带树脂层的金属箔

    公开(公告)号:CN113825316B

    公开(公告)日:2024-06-11

    申请号:CN202110979712.2

    申请日:2016-11-29

    发明人: 松岛敏文

    摘要: 本发明的层叠体的制造方法为一种具有金属图案的层叠体的制造方法,其具备如下工序:对具有金属箔和树脂层的带树脂层的金属箔中的该金属箔进行蚀刻,从而形成规定的图案的工序;在前述带树脂层的金属箔中的形成有前述图案的一面侧上层叠基材的工序;和,将前述树脂层剥离的工序,前述树脂层主要包含苯乙烯丁二烯共聚物,还包含苯乙烯系化合物,苯乙烯系化合物为选自苯乙烯系单体、以该苯乙烯系单体为结构单元的低聚物和聚合物、以及该低聚物或该聚合物的衍生物中的至少一种,前述树脂层中,相对于100质量份的苯乙烯丁二烯共聚物,包含10质量份以上且70质量份以下的前述苯乙烯系化合物。

    一种干膜结合力检测方法
    64.
    发明公开

    公开(公告)号:CN118158906A

    公开(公告)日:2024-06-07

    申请号:CN202410096602.5

    申请日:2024-01-23

    发明人: 赖建春 李钟伦

    IPC分类号: H05K3/06 H05K3/22

    摘要: 本发明涉及一种干膜结合力检测方法,属于PCB生产技术领域,包括下列步骤;步骤一:在基材上进行开料和电镀,在电镀层上进行干膜前处理,将干膜附着至电镀层上,并进行曝光和显影,形成若干组附着有干膜的线路,若干组线条相互之间形状一致,每组线路内各线路宽度不同长度一致;步骤二:在若干组线路上贴上3M胶带;步骤三:将若干3M胶带以和基材呈30°角,3cm/s的速度扯出,作业人员统计每组中干膜被3M胶带扯下的线路和总线路数量的比例a,并将若干a值进行均值计算得到ai;步骤四:判断aj是否超过比例阈值a0,当判断结果为否,不进行额外操作,当判断结果为是,判定为干膜结合力过低,中止下一步生产,a0为预先设置的常数;其检测结果准确。

    工艺参数生成方法及装置
    65.
    发明公开

    公开(公告)号:CN118152804A

    公开(公告)日:2024-06-07

    申请号:CN202410282065.3

    申请日:2024-03-12

    摘要: 本公开提供一种工艺参数生成方法,该方法包括:步骤1,建立数据湖,所述数据湖中包括第一数据集,第一数据集包括不同型号产品的产品基本信息以及对应的最佳DES生产工艺参数,步骤2,构建神经网络模型,步骤3,基于从所述数据湖获取的所述第一数据集训练所述神经网络模型,生成DES生产工艺参数生成模型,步骤4,获取目标型号产品的目标产品基本信息,输入所述DES生产工艺参数生成模型,利用所述DES生产工艺参数生成模型生成与所述目标产品基本信息对应的最佳DES生产工艺参数。本公开还提供一种工艺参数生成装置。

    配线基板表面的铜面微蚀粗化方法

    公开(公告)号:CN118139301A

    公开(公告)日:2024-06-04

    申请号:CN202410430728.1

    申请日:2024-04-11

    IPC分类号: H05K3/06

    摘要: 本发明公开配线基板表面的铜面微蚀粗化方法,包括以下步骤:a.使配线基板表面的铜接触到包括以下质量百分比的组合物:10‑50wt%的有机酸、0.05‑5wt%的二价铜离子、0.01‑2wt%的卤化物离子、0.001‑2wt%的铜配位剂,及余量的水;b.使配线基板表面的铜接触到重量含量百分数为0.1‑10wt%的无机酸水溶液。能大幅度地延长铜面不氧化的时间,让下一道制程可以在适当的时间内直接进行,而不需要再一次的进行表面去除氧化铜的处理。选择适当的微蚀液先进行铜面粗化,并在铜面粗化后使用无机酸水溶液进行清洗,可以达到铜面氧化层的去除,并且能长时间避免氧化,同时亦可维持铜面粗化程度。

    一种电路板的蚀刻装置
    68.
    发明公开

    公开(公告)号:CN118119103A

    公开(公告)日:2024-05-31

    申请号:CN202410533235.0

    申请日:2024-04-30

    IPC分类号: H05K3/06

    摘要: 本发明公开了一种电路板的蚀刻装置,涉及电路板蚀刻技术领域。本发明采用冷转印的方式将打印在纸张上的电路图案转印到覆铜板上,使用这种方法能够极大的降低电路板的蚀刻成本,非常利于小批量生产和一些出于试验目的厂商的生产;设置的涂敷组件,无需人工介入就能够将碳粉印刷纸张转移到覆铜板上,并且还能够将除胶剂涂敷在碳粉印刷纸张和覆铜板上,以防除胶剂蒸发被人体吸入;设置的压印组件,能够代替人工将碳粉印刷纸张上的碳粉转印到覆铜板上,同时还能去除碳粉印刷纸张和覆铜板上多余的除胶剂。

    带隐埋电阻的印制板及其制备方法

    公开(公告)号:CN114521058B

    公开(公告)日:2024-05-31

    申请号:CN202011304684.6

    申请日:2020-11-19

    发明人: 苏陟 高强

    IPC分类号: H05K3/06 H05K1/16

    摘要: 本发明涉及印制板技术领域,公开了一种带隐埋电阻的印制板及其制备方法,首先提供一埋阻金属箔,该埋阻金属箔包括导电层、介质层以及设于导电层和介质层之间的电阻层,对导电层和电阻层进行制作以形成电阻线路,然后将完成电阻线路制作后的埋阻金属箔与印制板进行压合,从而得到带隐埋电阻的印制板,本发明实施例先完成电阻线路制作后,才将合格的埋阻金属箔与印制板进行压合,避免了现有技术在压合电阻金属箔后蚀刻不合格时需要重新进行压合等操作流程导致效率低的问题,从而有效提高了制备效率。

    一种DPC陶瓷线路板及其制备方法
    70.
    发明公开

    公开(公告)号:CN118076001A

    公开(公告)日:2024-05-24

    申请号:CN202410068271.4

    申请日:2024-01-16

    摘要: 本发明属于陶瓷线路板生产领域,具体的说是一种DPC陶瓷线路板及其制备方法,S2:在基板L1面单面溅射氮化钽,然后刻蚀氮化钽电阻;S3:对基板进行金属化处理,溅射钛铜、贴膜、正片曝光和显影,然后再对基板进行电镀处理;S4:对电镀后的基板磨板处理,随后将基板浸入到蚀刻液内,进行闪蚀处理,随后进行褪膜处理,重复上述闪蚀处理,然后将基板置于去钛溶液内,通过化学反应将钛层去除,制得陶瓷线路板;S5;将陶瓷线路板进行表面处理;通过在基板L1面单面溅射氮化钽,然后刻蚀氮化钽电阻,以此实现对阻抗的控制,保证陶瓷线路板上的导体具有稳定的阻抗值,从而降低信号产生失真的情况。