公开(公告)号：CN105329846A

公开(公告)日：2016-02-17

申请号：CN201410395365.9

申请日：2014-08-12

Applicant: 中国科学院微电子研究所

Inventor： 洪培真 ,  杨涛 ,  孟令款 ,  李春龙 ,  李俊峰 ,  赵超

IPC: B81C1/00

Abstract: 本发明提供一种MEMS工艺中的刻蚀方法，包括：提供衬底；在所述衬底上形成掩膜层；采用等离子体刻蚀的方法，刻蚀衬底以形成沟槽；采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；采用等离子体刻蚀的方法，去除沟槽底面上的钝化层；继续刻蚀衬底；去除钝化层以及掩膜层。在本发明中，在等离子体刻蚀的设备中完成首次刻蚀以及原位的钝化层的保护，工艺简单，集成度高且效率高。

公开(公告)号：CN104112665A

公开(公告)日：2014-10-22

申请号：CN201310141764.8

申请日：2013-04-22

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  洪培真 ,  孟令款 ,  朱慧珑

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/66803 ,  H01L29/66795 ,  H01L29/1033 ,  H01L29/785

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片和沟槽；在沟槽中形成浅沟槽隔离，浅沟槽隔离至少包括一个掺杂的隔离层；退火，使得掺杂的隔离层中杂质扩散进入相邻衬底沟道形成穿通阻挡层。依照本发明的半导体器件及其制造方法，在鳍片侧面的沟槽中形成多个掺杂层与隔离层的层叠，退火扩散形成了均匀、陡峭的穿通阻挡层，有效抑制了寄生沟道效应和沟道穿通效应并且简化了工艺，从而提高了器件可靠性。

公开(公告)号：CN104078362A

公开(公告)日：2014-10-01

申请号：CN201310109224.1

申请日：2013-03-29

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/336 ,  H01L21/311

CPC classification number: H01L29/66795 ,  H01L29/1033

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成多个鳍片以及鳍片之间的多个沟槽；在沟槽中形成保护层；在沟槽中保护层上填充绝缘介质；采用包含碳氟基气体的刻蚀气体，等离子体干法刻蚀绝缘介质至预定厚度，停止在保护层上；湿法腐蚀去除保护层，露出鳍片的部分侧壁。依照本发明的半导体器件制造方法，通过在鳍片侧壁形成保护层并合理选用刻蚀气体以及配比组分，有效抑制了刻蚀气体对于鳍片侧壁的损伤，提高了小尺寸器件加工的精度以及可靠性。

公开(公告)号：CN103794484A

公开(公告)日：2014-05-14

申请号：CN201210434600.X

申请日：2012-11-05

Applicant: 中国科学院微电子研究所

Inventor： 李春龙 ,  李俊峰 ,  闫江 ,  孟令款 ,  贺晓彬 ,  陈广璐 ,  赵超

IPC: H01L21/28

CPC classification number: H01L21/28026 ,  H01L21/28079 ,  H01L21/28088 ,  H01L29/66545

Abstract: 本发明公开了一种后栅工艺中假栅极制造方法，包括：在衬底上依次形成栅极介质层、第一假栅极层；在第一假栅极层上形成硬掩模层；在硬掩模层上形成第二假栅极层；在第二假栅极层上形成第一掩模图案；以第一掩模图案为掩模，刻蚀第二假栅极层形成第二假栅极图案；以第一掩模图案以及第二假栅极图案为掩模，刻蚀硬掩模层，形成第二掩模图案；以第二假栅极图案以及第二掩模图案为掩模，刻蚀第一假栅极层，形成第一假栅极图案。依照本发明的后栅工艺中假栅极制造方法，通过多次刻蚀修整多层假栅-硬掩模层叠结构，有效精确控制假栅极尺寸和剖面形貌，从而改善栅极线条粗糙度，有利于提高器件性能以及稳定性。

公开(公告)号：CN103676491A

公开(公告)日：2014-03-26

申请号：CN201210353546.6

申请日：2012-09-20

Applicant: 中国科学院微电子研究所

Inventor： 孟令款 ,  贺晓彬 ,  李春龙

IPC: G03F7/20 ,  G03F1/20 ,  H01L21/027

Abstract: 本发明公开了一种降低电子束光刻时光刻胶粗糙度的方法，包括：在衬底上形成结构材料层和第一硬掩模层；在第一硬掩模层上形成第二硬掩模层；在第二硬掩模层上形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀第二硬掩模层形成第二硬掩模图形；以第二硬掩模图形为掩模，刻蚀第一硬掩模层形成第一硬掩模图形；以第一和第二硬掩模图形为掩模，刻蚀结构材料层，形成所需要的线条。依照本发明的方法，采用材质不同的多层硬掩模层并且多次刻蚀，防止了电子束光刻胶侧壁粗糙度传递到下层的结构材料层，有效降低了线条的粗糙度，提高了工艺的稳定性，降低了器件性能的波动变化。

公开(公告)号：CN103633014A

公开(公告)日：2014-03-12

申请号：CN201210300046.6

申请日：2012-08-21

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/768

CPC classification number: H01L21/76816 ,  H01L21/76831 ,  H01L21/7681 ,  H01L21/31116 ,  H01L21/31144

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上的层间介质层中刻蚀形成多个第一开口；在多个第一开口中形成开口修饰层；刻蚀开口修饰层，直至暴露衬底，形成多个第二开口，其中第二开口的深宽比大于第一开口的深宽比。依照本发明的半导体器件制造方法，基于传统光刻工艺的条件下制备出较大的氧化硅深孔，然后沉积氮化硅薄膜获得所需要的特征尺寸，并采用独特的碳氟基气体来刻蚀氮化硅深孔，从而获得较高深宽比结构。

公开(公告)号：CN103632943A

公开(公告)日：2014-03-12

申请号：CN201210307208.9

申请日：2012-08-24

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66492 ,  H01L29/42356

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上沉积第一介质材料层；刻蚀第一介质材料层，形成第一侧墙；执行LDD和Halo掺杂注入；在衬底以及第一侧墙上依次沉积第二介质材料层和第三介质材料层；依次刻蚀第三介质材料层和第二介质材料层，分别形成第三侧墙和第二侧墙。依照本发明的侧墙刻蚀方法，采用了NON三层复合侧墙以及进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。

公开(公告)号：CN103531476A

公开(公告)日：2014-01-22

申请号：CN201210229456.6

申请日：2012-07-03

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/336 ,  H01L21/311

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上沉积介质材料层；执行主刻蚀，刻蚀介质材料层形成侧墙，并在衬底上留有介质材料层的残留；执行过刻蚀，去除介质材料层的残留。依照本发明的半导体器件制造方法，不采用氧化硅的刻蚀阻挡层，而是采用碳氟基气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。

公开(公告)号：CN103531464A

公开(公告)日：2014-01-22

申请号：CN201210229544.6

申请日：2012-07-03

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/311

Abstract: 本发明氮化硅薄膜高深宽比孔的刻蚀方法，首先将已经形成半导体所需图形的氮化硅薄膜的半导体器件放入刻蚀腔体内，然后采用干法等离子体工艺，通入高碳链分子碳氟基气体、氧化性气体、稀释性气体、含氢碳氟基气体，加上射频功率，激发出等离子体；经过等离子体稳定步骤后，进行氮化硅薄膜的刻蚀，直至高深宽比孔的刻蚀形貌及孔径大小及深度达到要求。发明采用独特的碳氟基气体刻蚀氮化硅薄膜，通过调节气体组分、功率大小，既可控制深孔侧壁上的碳氟聚合物的沉积量避免孔的关键尺寸变大、又可去除已沉积在深孔底部的聚合物以保证刻蚀可以继续进行，进而能够调节孔的刻蚀形貌。

公开(公告)号：CN103531454A

公开(公告)日：2014-01-22

申请号：CN201210229524.9

申请日：2012-07-03

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/28

CPC classification number: H01L21/31116 ,  H01L21/28017 ,  H01L29/78 ,  H01L29/66545 ,  H01L21/28035 ,  H01L21/28079 ,  H01L29/42364 ,  H01L29/42372

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上依次沉积第一介质材料层和第二介质材料层；采用含氦的刻蚀气体，依次刻蚀第二介质材料层和第一介质材料层，分别形成第二侧墙和第一侧墙。依照本发明的半导体器件制造方法，采用了双层复合侧墙以及含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。