-
公开(公告)号：CN114141646B
公开(公告)日：2024-10-18
申请号：CN202111352927.8
申请日：2021-11-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明涉及一种芯片基准电压温漂系数的晶圆级修调方法，包括：按预设方式在晶圆上选取若干测试晶粒，将选取的若干测试晶粒的码值烧写为各自零温漂系数对应的码值M，该码值可由芯片所选工艺的参数特性估算得来；对每个测试晶粒进行温度测试，得到每个测试晶粒的温度曲线，并计算每个测试晶粒的温度曲线斜率KM；统计每个测试晶粒的相邻晶粒各自零码斜率K0的平均值#imgabs0#根据所述平均值#imgabs1#和每个测试晶粒的温度曲线斜率KM，计算每个测试晶粒的单位码值变化影响的温度曲线斜率变化量KSTEP；对所有测试晶粒的温度曲线斜率变化量KSTEP取平均得到平均值#imgabs2#根据所述平均值#imgabs3#计算每个测试晶粒和未选取到的晶粒的烧写码值。本发明能够提高晶圆级基准电压的修调效率。
-
-
公开(公告)号：CN118335807A
公开(公告)日：2024-07-12
申请号：CN202410348551.0
申请日：2024-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/872 , H01L29/06 , H01L29/267 , H01L21/329
Abstract: 本发明涉及一种基于氧化镍的异质结终端结构及制备方法，所述终端结构沿外延生长方向包括：欧姆接触阴极(101)、N+衬底(102)、N‑漂移层(103)、肖特基接触阳极(106)和钝化层(107)；N‑漂移层(103)顶部、肖特基接触阳极(106)边缘下方设置有P型掺杂主结(1051)，N‑漂移层(103)顶部、钝化层(107)下方设置有P型掺杂场限环(1052)，N‑漂移层(103)顶部、器件边缘设置有N+场终止环(104)。本发明采用的NiO材料内部自发产生的Ni空位或间隙氧原子，可以容易地获得较高的P型掺杂浓度，很好地解决了一些天然N型掺杂的宽禁带半导体材料P型掺杂难度大、工艺不成熟的问题。
-
公开(公告)号：CN118116796A
公开(公告)日：2024-05-31
申请号：CN202211534688.2
申请日：2022-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/04 , H01L21/336
Abstract: 本发明提供一种碳化硅MOSFET器件的制备方法，提供一中间结构，所述中间结构包括碳化硅衬底及位于所述碳化硅衬底上表面的外延层；采用等离子体氮化处理工艺钝化所述外延层的上表面形成钝化层；采用低温沉积工艺于所述钝化层的上表面形成氧化层，并采用等离子体氧化处理工艺处理所述氧化层；采用低温氧气退火工艺对所述氧化层进行氧气退火，并采用高温氮气退火工艺对所述氧化层进行氮气退火。本发明提供的碳化硅MOSFET器件的制备方法能够减少碳化硅外延层与氧化层相结合的介质界面处存在的界面态陷阱及近界面态陷阱。
-
-
Patent Agency Ranking
公开(公告)号：CN116754915A
公开(公告)日：2023-09-15
申请号：CN202310702533.3
申请日：2023-06-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/26
Abstract: 本发明涉及一种半导体开关器件工作结温监测系统、监测方法及过温保护方法。所述监测系统包括控制单元、驱动单元、电压检测单元和模数转换单元；其中，驱动单元与半导体开关器件的栅极连接；电压检测单元的第一采集端口、第二采集端口分别与半导体开关器件的栅极、源极连接，用来获取栅极电压并输出给模数转换单元；模数转换单元用来将所述栅极电压转化为数字信号，生成栅极电压数据输出给控制单元；控制单元对电压数据进行分析得到关断米勒平台电压，进一步分析得到半导体开关器件的结温。本发明能够快速准确的监测半导体开关器件工作结温，并为该开关器件提供过温保护，能够有效防止器件烧毁，保证器件所在电路系统安全稳定的工作。
-
公开(公告)号：CN116344342A
公开(公告)日：2023-06-27
申请号：CN202310196607.0
申请日：2023-03-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778
Abstract: 本发明涉及一种提高p‑GaN HEMT电流能力及工艺稳定性的方法。该方法包括：(1)在Si衬底上GaN材料外延，自上而下分别生长AlN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层；(2)在AlGaN势垒层表面生长二维材料层；(3)在二维材料层表面生长p‑GaN层；(4)P‑GaN栅极制备；(5)源漏姆接触制备；(6)金属互连及电极制作。该方法制备的pGaN HEMT器件中AlGaN势垒层中不含表层Mg离子，二维电子气密度与理论上更接近，具有器件电阻小、电流能力大的优点，同时消除了因栅极下方Mg离子扩散深度和浓度不可控性引起的阈值电压不稳定性，使得片间阈值电压不均一性降低。
-
公开(公告)号：CN115856560A
公开(公告)日：2023-03-28
申请号：CN202211463189.9
申请日：2022-11-22
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种功率器件源极寄生参数及漏极电流测量方法和装置，其中，方法包括以下步骤：将功率器件、负载电感和电源进行串接形成回路；采集功率器件在一个开关周期内的开尔文源极与功率源极之间的压降信号；对所述压降信号进行积分，并采用二次函数对积分后的压降信号进行拟合，得到随时间t为变量的二次函数；根据二次函数的系数，以及母线电压值和负载电感值计算功率器件的寄生电阻、寄生电感和脉冲初始漏极负载电流。本发明能够在每一个开关周期独立计算功率器件的寄生参数及漏极电流，且不需要进行温度补偿。
-
公开(公告)号：CN111739801B
公开(公告)日：2021-08-10
申请号：CN202010574731.2
申请日：2020-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/10 , H01L29/06
Abstract: 本发明涉及一种SOI基p‑GaN增强型GaN功率开关器件的制备方法，包括：栅介质生长；栅金属生长；刻蚀以制作栅电极；生长第一层钝化层；源漏区欧姆接触；离子注入；生长第二层钝化层；打开源漏窗口；第一深槽刻蚀，第二深槽刻蚀。该方法中p‑GaN带来的器件可控性、稳定性优势和SOI带来的器件单片隔离优势有助于实现GaN单片集成半桥电路，大大减少了寄生电感和die的面积，推动了功率开关器件的集成化和小型化。
-
公开(公告)号：CN111739800B
公开(公告)日：2021-08-10
申请号：CN202010573844.0
申请日：2020-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/423 , H01L27/12
Abstract: 本发明涉及一种SOI基凹栅增强型GaN功率开关器件的制备方法，包括：第一次钝化；源漏区欧姆接触；离子注入；刻蚀凹栅区域；生长栅介质层和栅金属；第二次钝化；打开源漏窗口；第一次深槽刻蚀；第二次深槽刻蚀。该方法制备的凹栅结构带来的工艺相对简单、栅漏电流小的优势和SOI材料带来的器件单片隔离优势为实现GaN单片集成半桥电路奠定了坚实的基础，为GaN功率器件的发展提供了新方向。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.067 seconds)
