-
公开(公告)号：CN112701126B
公开(公告)日：2024-11-29
申请号：CN202010756081.3
申请日：2020-07-31
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直存储器件，其包括：在衬底上的栅电极，栅电极在垂直于衬底的上表面的第一方向上间隔开并以阶梯布置堆叠；沟道，在第一方向上延伸穿过栅电极；第一接触插塞，延伸穿过栅电极中的第一栅电极的垫以接触第一栅电极的上表面，第一接触插塞延伸穿过栅电极中的第二栅电极的一部分，并且第二栅电极与第一栅电极相邻；第一间隔物，在第一接触插塞与第一栅电极和第二栅电极的面对第一接触插塞的侧壁之间，第一间隔物使第一接触插塞与第二栅电极电绝缘；以及第一掩埋图案，接触第一接触插塞和第一间隔物的底表面，第一掩埋图案包括绝缘材料。
-
公开(公告)号：CN110718260B
公开(公告)日：2024-11-08
申请号：CN201910248608.9
申请日：2019-03-29
Applicant: 三星电子株式会社
Abstract: 公开了一种非易失性存储装置及其写入数据、擦除数据的方法。在非易失性存储装置的写入数据的方法中，所述非易失性存储装置包括多个单元串，所述多个单元串中的每一个单元串包括沿垂直方向布置的多个存储单元。编程目标页被划分为多个子页。编程目标页与多个字线中的一个字线连接。所述多个子页中的每一个子页包括彼此物理上间隔开的存储单元。对所述多个子页顺序地执行编程操作。对包括所述多个子页的编程目标页同时执行编程验证操作。
-
公开(公告)号：CN110349961B
公开(公告)日：2024-07-12
申请号：CN201910242203.4
申请日：2019-03-28
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：多个电极结构，所述多个电极结构设置在衬底上并在一个方向上彼此平行地延伸，多个电极结构中的每一个电极结构包括在所述衬底上交替堆叠的电极和绝缘层；多个垂直结构，所述多个垂直结构穿透所述多个电极结构；以及电极分隔结构，所述电极分隔结构设置在所述多个电极结构中彼此相邻的两个电极结构之间。每个所述电极包括：与所述电极分隔结构相邻的外部部分；以及与所述多个垂直结构相邻的内部部分，其中所述外部部分的厚度小于所述内部部分的厚度。
-
公开(公告)号：CN115715088A
公开(公告)日：2023-02-24
申请号：CN202210974266.0
申请日：2022-08-15
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括交替层间绝缘层和栅电极的堆叠结构、垂直穿透堆叠结构并在第一方向上延伸以在第二方向上分离栅电极的分离结构、以及垂直穿透堆叠结构并以恒定节距布置的垂直结构。在平面图中，垂直结构沿着远离分离结构一侧在第二方向上顺序布置的阵列线布置。垂直结构包括沟道结构、接触结构和虚设结构，沟道结构具有沟道层，接触结构包括金属插塞并具有在比沟道结构的上表面的水平高的水平的上表面，虚设结构与接触结构相邻地设置。沟道结构、虚设结构和接触结构被设置为在至少一条阵列线上彼此对齐。
-
公开(公告)号：CN114256263A
公开(公告)日：2022-03-29
申请号：CN202111105868.4
申请日：2021-09-22
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11519 , H01L27/11556 , H01L27/1157 , H01L27/11565 , H01L27/11582 , G11C16/06
Abstract: 一种半导体装置包括：衬底；衬底上的堆叠结构，并且堆叠结构包括层间绝缘层和栅电极的交替堆叠件；第一分离区和第二分离区，其各自延伸穿过堆叠结构并在第一方向上延伸；第一上分离区，第一上分离区在第一分离区与第二分离区之间并且延伸穿过堆叠结构的一部分；多个沟道结构，多个沟道结构在第一分离区与第二分离区之间并且延伸穿过堆叠结构；以及多个第一竖直结构，每个第一竖直结构延伸穿过第一分离区和第二分离区中的特定一个。第一分离区和第二分离区中的每一个在垂直于第一方向的第二方向上具有第一宽度。每个第一竖直结构在第二方向上具有第二宽度，第二宽度大于第一宽度。
-
Patent Agency Ranking
公开(公告)号：CN107017261B
公开(公告)日：2022-03-01
申请号：CN201610952076.3
申请日：2016-11-02
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578 , H01L27/115
Abstract: 半导体器件被提供。半导体器件包括多个栅极电极。半导体器件包括相邻于多个栅极电极的沟道结构。半导体器件包括在沟道结构和多个栅极电极之间的多个电荷存储段。还提供形成半导体器件的方法。
-
公开(公告)号：CN107046037B
公开(公告)日：2021-12-07
申请号：CN201710063573.2
申请日：2017-02-03
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568
Abstract: 本公开提供垂直存储器件及其制造方法。一种垂直存储器件包括绝缘夹层图案、栅电极、沟道和电荷存储图案结构。绝缘夹层图案在第一方向上间隔开。栅电极分别在相邻的绝缘夹层图案之间。沟道在第一方向上延伸穿过绝缘夹层图案和栅电极。电荷存储图案结构包括在第二方向上顺序堆叠在沟道与每个栅电极之间的隧道绝缘图案、电荷俘获图案结构和阻挡图案。电荷俘获图案结构包括在第一方向上间隔开的电荷俘获图案。电荷俘获图案分别邻近第一栅电极的侧壁。第一电荷俘获图案在第一方向上沿第一绝缘夹层图案的侧壁延伸。
-
公开(公告)号：CN112071849A
公开(公告)日：2020-12-11
申请号：CN202010320593.5
申请日：2020-04-22
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11582
Abstract: 一种垂直存储器件包括在衬底上的栅电极。栅电极在垂直方向上彼此间隔开。沟道穿透栅电极并在垂直方向上延伸。隧道绝缘图案形成在沟道的外侧壁上。电荷俘获图案结构形成在隧道绝缘图案的在水平方向上邻近栅电极的外侧壁上。电荷俘获图案结构包括上电荷俘获图案和下电荷俘获图案。阻挡图案形成在邻近的栅电极中的每个和电荷俘获图案结构之间。上电荷俘获图案的上表面高于邻近的栅电极的上表面。下电荷俘获图案的下表面低于邻近的栅电极的下表面。
-
公开(公告)号：CN111952312A
公开(公告)日：2020-11-17
申请号：CN202010411506.7
申请日：2020-05-15
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11556 , H01L27/11521 , H01L27/11578 , H01L27/11582 , H01L27/11568
Abstract: 提供了一种半导体装置，所述半导体装置包括：第一半导体结构，包括基底和电路元件；和第二半导体结构，连接到第一半导体结构。第二半导体结构包括基体层、第一存储器单元结构、第二存储器单元结构以及在第一存储器单元结构与第二存储器单元结构之间的共位线。第一存储器单元结构包括第一栅电极、第一沟道结构和第一串选择沟道结构。第二存储器单元结构包括第二栅电极、第二沟道结构、第二串选择沟道结构以及在第二沟道结构与第二串选择沟道结构之间的连接区域。第一存储器单元结构还包括在共位线与第一串选择沟道结构之间的第一沟道垫，并且第二存储器单元结构还包括沿共位线延伸的第二沟道垫。
-
公开(公告)号：CN111724850A
公开(公告)日：2020-09-29
申请号：CN202010008983.9
申请日：2020-01-06
Applicant: 三星电子株式会社
Abstract: 提供三维半导体存储器装置及操作其的方法。一种三维半导体存储器装置包括多个字线块，所述多个字线块包括并联连接在位线与共源极线之间的多个单元串。所述多个单元串中的每个包括：多个存储器单元晶体管，沿垂直方向堆叠在基底上；多个地选择晶体管，串联连接在所述多个存储器单元晶体管与基底之间；以及串选择晶体管，位于所述多个存储器单元晶体管与位线之间。在所述多个单元串中的每个中，所述多个地选择晶体管中的至少一个具有第一阈值电压，并且所述多个地选择晶体管中的其余的地选择晶体管具有与第一阈值电压不同的第二阈值电压。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.039 seconds)
