-
公开(公告)号:CN111081296A
公开(公告)日:2020-04-28
申请号:CN201911156606.3
申请日:2017-10-23
Applicant: 三星电子株式会社
IPC: G11C11/4094 , G11C11/4097 , G11C7/18 , G11C7/12
Abstract: 本申请提供一种存储器装置和读出放大器,读出放大器包括读出放大单元、第一隔离单元和第二隔离单元以及第一偏移消除单元和第二偏移消除单元。读出放大单元包括第一P型金属氧化物半导体(PMOS)晶体管、第二PMOS晶体管、第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管。在读出放大器的布局中,第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域,第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的彼此相对侧,第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间,并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。在其他布局中,可以掉换PMOS晶体管和NMOS晶体管的位置。
-
公开(公告)号:CN111049774A
公开(公告)日:2020-04-21
申请号:CN201910910139.2
申请日:2019-09-24
Applicant: 三星电子株式会社
Abstract: 提供一种用于接收正交调幅符号的系统和方法。在一些实施例中,所述符号具有多个位并且与正交调幅点的星座中的点相关联,所述星座的每个点与二进制字相关联。所述方法包括:接收载有调制的第一模拟信号;执行初始估计,以为承载调制的第一模拟信号的一部分生成第一初始调制估计值;基于所述第一初始调制估计值,识别初始候选查找表的行,所述行与星座的区域相对应;以及从所述初始候选查找表的所述行读取所述星座的第一多个初始候选点。
-
公开(公告)号:CN110992997A
公开(公告)日:2020-04-10
申请号:CN201911214606.4
申请日:2017-10-23
Applicant: 三星电子株式会社
IPC: G11C5/02 , G11C7/02 , G11C11/4091 , G11C11/4094 , G11C11/4097 , G11C5/06 , G11C7/06 , G11C11/408 , G11C11/4096
Abstract: 本申请提供一种存储器装置和读出放大器,读出放大器包括读出放大单元、第一隔离单元和第二隔离单元以及第一偏移消除单元和第二偏移消除单元。读出放大单元包括第一P型金属氧化物半导体(PMOS)晶体管、第二PMOS晶体管、第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管。在读出放大器的布局中,第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域,第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的彼此相对侧,第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间,并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。在其他布局中,可以掉换PMOS晶体管和NMOS晶体管的位置。
-
-
公开(公告)号:CN109935258A
公开(公告)日:2019-06-25
申请号:CN201811358044.6
申请日:2018-11-15
Applicant: 三星电子株式会社
IPC: G11C11/408 , H01L27/108
Abstract: 提供了半导体存储器设备。半导体存储器设备包括连接到第一字线的第一保持器晶体管。半导体存储器设备还包括连接到第二字线的第二保持器晶体管。第一保持器晶体管和第二保持器晶体管具有合并的沟道。在一些实施例中,第一保持器晶体管和第二保持器晶体管位于子字线驱动器中。
-
公开(公告)号:CN108257631A
公开(公告)日:2018-07-06
申请号:CN201710991904.9
申请日:2017-10-23
Applicant: 三星电子株式会社
IPC: G11C7/18 , G11C7/12 , G11C11/4094 , G11C11/4097
Abstract: 本申请提供一种存储器装置和读出放大器,读出放大器包括读出放大单元、第一隔离单元和第二隔离单元以及第一偏移消除单元和第二偏移消除单元。读出放大单元包括第一P型金属氧化物半导体(PMOS)晶体管、第二PMOS晶体管、第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管。在读出放大器的布局中,第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域,第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的彼此相对侧,第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间,并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。在其他布局中,可以掉换PMOS晶体管和NMOS晶体管的位置。
-
公开(公告)号:CN1722443A
公开(公告)日:2006-01-18
申请号:CN200510081784.6
申请日:2005-06-03
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L21/768
Abstract: 本发明涉及一种使用例如同步动态随机存取存储器(SDRAM)电路的方法和利用该方法形成的器件。在一个所描述的实施例中,在SDRAM的存储阵列部件的上方淀积并依次构图三层金属层。相对较宽的电源导线被布设于第三金属层上,使得第一和第二金属层上的电源导线在尺寸上缩短或者在一些情况下可以去除。所述相对较宽的电源导线因而能够为存储阵列提供更稳定的供电,并且也能在第一和/或第二金属上空出一部分空间以用于布设附加的和/或占用更宽空间的信号线。还描述和要求了其它的实施例。
-
-
-
-
-
-