-
公开(公告)号：CN119451122A
公开(公告)日：2025-02-14
申请号：CN202410961577.2
申请日：2024-07-18
Applicant: 三星电子株式会社
Abstract: 公开了半导体器件和包括该半导体器件的数据存储系统。该半导体器件包括第一半导体结构和在第一半导体结构上的第二半导体结构，第一半导体结构包括基板、电路元件和电路互连线。第二半导体结构包括：板层；第一栅电极，在第一方向上堆叠在板层上并彼此间隔开；分隔区，穿透第一栅电极并在第二方向上延伸；第一沟道结构，在第三方向上与分隔区间隔开，穿透第一栅电极，并在第一方向上延伸；以及虚设结构，接触分隔区、穿透第一栅电极，并在第一方向上延伸。第一沟道结构和虚设结构在平面图中分别具有圆形形状，分隔区与虚设结构的相应侧表面的至少部分接触。
-
公开(公告)号：CN119451114A
公开(公告)日：2025-02-14
申请号：CN202410287743.5
申请日：2024-03-13
Applicant: 三星电子株式会社
Abstract: 本公开涉及三维(3D)半导体存储器件和包括其的电子系统。示例3D半导体存储器件包括：外围电路结构，所述外围电路结构位于外围基板上；堆叠结构，所述堆叠结构包括堆叠在所述外围电路结构上的多个栅电极；n掺杂图案，所述n掺杂图案位于所述堆叠结构上；竖直结构，所述竖直结构穿过所述堆叠结构延伸到所述n掺杂图案中；p掺杂图案，所述p掺杂图案位于所述n掺杂图案上；以及未掺杂图案，所述未掺杂图案位于所述n掺杂图案和所述p掺杂图案之间。所述p掺杂图案包括：p掺杂水平图案，所述p掺杂水平图案位于所述未掺杂图案上；以及p掺杂竖直图案，所述p掺杂竖直图案延伸穿过所述未掺杂图案和所述n掺杂图案并且与所述竖直结构接触。
-
公开(公告)号：CN118042840A
公开(公告)日：2024-05-14
申请号：CN202311494645.0
申请日：2023-11-10
Applicant: 三星电子株式会社
Abstract: 公开了3D半导体存储器装置和包括其的电子系统。该3D半导体存储器装置包括第一衬底、位于第一衬底上的外围电路结构和位于外围电路结构上的单元阵列结构。该单元阵列结构包括第二衬底、位于第二衬底和外围电路结构之间并且包括层间电介质层和与层间电介质层交替地堆叠的导电图案的堆叠结构、包括堆叠结构中的相应部分并且分别包括竖直半导体图案的竖直沟道结构、以及包括第二衬底中的相应部分并且连接至竖直半导体图案的相应顶表面的连接过孔件。
-
公开(公告)号：CN117917927A
公开(公告)日：2024-04-23
申请号：CN202310796557.X
申请日：2023-06-30
Applicant: 三星电子株式会社
Abstract: 提供了三维半导体存储器装置和包括其的电子系统。所述三维半导体存储器装置可以包括外围结构和位于外围结构上的单元结构。单元结构可以包括：基底，具有彼此相对的第一表面和第二表面；堆叠体，包括堆叠在基底的第一表面上的栅电极；绝缘层，位于基底的第二表面上；穿透接触插塞，穿透基底的第一表面；第一间隙填充导电图案，设置为穿透基底的第二表面和绝缘层，并且与穿透接触插塞间隔开；第二间隙填充导电图案，设置为穿透基底的第二表面和绝缘层，并且连接到穿透接触插塞；第一间隙填充间隔件，位于第一间隙填充导电图案与基底之间；以及第二间隙填充间隔件，位于第二间隙填充导电图案与基底之间。
-
公开(公告)号：CN117746948A
公开(公告)日：2024-03-22
申请号：CN202311204582.0
申请日：2023-09-18
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件和包括该半导体器件的电子系统，该半导体器件包括：外围电路结构，包括多个电路区；单元阵列结构，包括一对存储单元块，所述一对存储单元块在第一方向上与外围电路结构重叠，并且在垂直于第一方向的第二方向上间隔开，外围电路连接区在其间，其中所述多个电路区中的第一电路区在第一方向上与外围电路连接区重叠；以及至少一个接触插塞，从外围电路连接区在第一方向上延伸，并且包括第一端部和第二端部，第一端部配置为连接到包括在第一电路区中的至少一个电路并且面对第一电路区，第二端部配置为连接到外部连接端子。
-
Patent Agency Ranking
公开(公告)号：CN117672309A
公开(公告)日：2024-03-08
申请号：CN202311028190.3
申请日：2023-08-15
Applicant: 三星电子株式会社
IPC: G11C16/06 , H01L21/768 , H10B41/40
Abstract: 提供了一种具有改进的裂纹检测可靠性的非易失性存储器件。该非易失性存储器件包括：字线，在第一方向上延伸；单元接触插塞，电连接到字线并在与第一方向相交的第二方向上延伸；网状裂纹检测电路，在字线上且不与字线接触；以及环形裂纹检测电路，在字线上且不与字线接触，其中，网状裂纹检测电路电连接到外围电路区域中的裂纹检测晶体管，环形裂纹检测电路包括在与第一方向和第二方向相交的第三方向上延伸的第一裂纹检测金属布线、以及在第三方向延伸的第二裂纹检测金属布线。
-
公开(公告)号：CN117651417A
公开(公告)日：2024-03-05
申请号：CN202311121884.1
申请日：2023-09-01
Applicant: 三星电子株式会社
IPC: H10B43/30 , G11C11/4093 , G11C11/4094 , G11C11/4097 , H10B43/35 , H10B43/20 , H10B43/10 , H10B63/00 , H10B41/10 , H10B41/20 , H10B41/30 , H10B41/35
Abstract: 半导体装置包括：第一导电板结构和第二导电板结构，第一导电板结构和第二导电板结构在半导体芯片上布置在相同的竖直水平处，并且在半导体芯片上彼此水平地间隔开；第一结构，其位于第一导电板结构上并且包括第一分离结构和第一存储器块；以及第二结构。其位于第二导电板结构上并且包括第二分离结构和第二存储器块。第一存储器块通过第一分离结构彼此间隔开，并且在第一水平方向上彼此平行地延伸。第二存储器块通过第二分离结构彼此间隔开，并且在第二水平方向上彼此平行地延伸。第一水平方向和第二水平方向平行于第一导电板结构的上表面并且彼此垂直。
-
公开(公告)号：CN117479540A
公开(公告)日：2024-01-30
申请号：CN202310702443.4
申请日：2023-06-14
Applicant: 三星电子株式会社
Abstract: 提供了一种电子系统和半导体装置。该半导体装置包括：衬底，其包括存储器单元区域和连接区域。存储器堆叠件包括在存储器单元区域和连接区域中在与衬底的上表面平行的水平方向上延伸的多条字线。多条字线在竖直方向上彼此重叠。支撑件位于连接区域中并且位于存储器堆叠件的一侧。支撑件包括多个台阶。多个焊盘部位于支撑件的顶表面上。多个接触插塞在竖直方向上穿过多条字线中的至少一些字线。多个接触插塞与多个焊盘部直接接触以与其电连接。
-
公开(公告)号：CN117412600A
公开(公告)日：2024-01-16
申请号：CN202310516799.9
申请日：2023-05-09
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和电子系统，半导体装置包括第一衬底上的外围电路结构、外围电路结构上的单元阵列结构和单元阵列结构上的背侧结构。该单元阵列结构包括：堆叠结构，其包括交替堆叠的栅电极和层间电介质层；穿通插塞，其在第一方向上延伸穿过堆叠结构，并且每个穿通插塞包括与背侧结构相邻的第一表面和与第一表面相对的第二表面；中间电路结构，其位于堆叠结构和外围电路结构之间，并且连接到外围电路结构；以及连接插塞，其连接到中间电路结构和背侧结构。穿通插塞包括通过第一表面连接到背侧结构的第一穿通插塞以及通过第二表面连接到中间电路结构的第二穿通插塞。
-
公开(公告)号：CN117377318A
公开(公告)日：2024-01-09
申请号：CN202310745406.1
申请日：2023-06-21
Applicant: 三星电子株式会社
Abstract: 一种竖直半导体器件，包括设置在第一衬底上的下电路图案。接合层设置在下电路图案上。布线设置在接合层上。单元堆叠结构设置在布线上。基底图案设置在单元堆叠结构上。上绝缘层设置在基底图案上。单元接触插塞穿过单元堆叠结构并延伸到上绝缘层。贯通插塞设置在穿过基底图案的外侧以延伸到上绝缘层而形成的通孔内部。单元接触插塞和贯通插塞中的每一个包括阻挡金属图案和金属图案，并且阻挡金属图案沿单元接触孔和通孔的侧壁和底表面设置。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.038 seconds)
