-
公开(公告)号：CN113345965B
公开(公告)日：2021-11-09
申请号：CN202110897827.7
申请日：2021-08-05
申请人： 浙江大学杭州国际科创中心
摘要： 本发明提出一种具有电场屏蔽结构的沟槽栅MOSFET器件，包含衬底、源极、漏极、栅极沟槽、电场屏蔽结构、源极区域和具有第一导电类型的半导体区域，一个或多个位于半导体区域表面下方的具有第二导电类型的电场屏蔽结构，与栅极沟槽的侧壁以一角度相交，源极区域位于栅极沟槽的两侧或周围，被电场屏蔽结构分割成多个源极子区域。本发明通过设置与栅极沟槽侧壁相交的一个或多个电场屏蔽结构，且通过合理布局电场屏蔽结构的排布方式，可以有效减小器件的元胞尺寸，提高沟道密度和器件导通电流密度，降低器件比导通电阻，提高器件导通性能，同时增强电场屏蔽效应，降低栅极氧化层中的电场强度，提高器件长期工作稳定性和可靠性。
-
公开(公告)号：CN113540251A
公开(公告)日：2021-10-22
申请号：CN202111081863.2
申请日：2021-09-15
申请人： 浙江大学杭州国际科创中心
IPC分类号： H01L29/78 , H01L29/423 , H01L29/06
摘要： 本发明提出一种优化排布的沟槽栅功率MOSFET器件，包括：衬底；形成于衬底上方的第一半导体区域，具有第一掺杂类型；互相孤立的沟槽隔离栅结构，形成于所述第一半导体区域上方，所述沟槽隔离栅结构包括栅氧层和栅极；形成于所述互相孤立的沟槽隔离栅结构之间的第二半导体区域和第三半导体区域；以及第一屏蔽区域，形成于第三半导体区域下方，同时连接多个互相孤立的沟槽隔离栅结构。这种结构能大幅降低沟槽栅功率MOSFET器件的元胞尺寸，提升器件的功率密度，能在提升器件通流能力的同时维持栅氧层的可靠性，获得器件性能与可靠性之间的优化与平衡。
-
公开(公告)号：CN103887300A
公开(公告)日：2014-06-25
申请号：CN201210570375.2
申请日：2012-12-20
申请人： 浙江大学
IPC分类号： H01L25/16 , H01L23/14 , H01L23/367
CPC分类号： H01L2224/32225
摘要： 本发明实施例公开了一种IGBT模块，涉及一种具有高可靠性导热绝缘基板的功率IGBT模块。IGBT模块结构中的导热绝缘基板通过焊锡与芯片直接结合，两者的热匹配程度是影响IGBT模块的热可靠性的关键因素之一。本发明通过采用热膨胀系数较小的金属(如Mo、Cr等)作为导热绝缘基板的上敷金属材料，实现芯片Si材料与导热绝缘基板的热匹配，减小热应力，从而提高模块的可靠性。
-
公开(公告)号：CN112687632B
公开(公告)日：2024-10-29
申请号：CN202011585111.5
申请日：2020-12-28
申请人： 浙江大学
IPC分类号： H01L23/14 , H01L23/367 , H01L23/48
摘要： 公开了一种功率模块的结构设计，尤其是功率模块内部的栅‑源极路径的布局方案及其结构设计，其中上桥的栅‑源极路径呈“I”形平行于功率模块的短轴中心线，且紧挨信号端子布局，而下桥的栅‑源极路径呈“T”形且对称的分布于功率模块的长轴中心线两侧，提出的栅‑源极路径的布局方案及其结构设计改善了功率模块在开关瞬态的动态均流特性。
-
公开(公告)号：CN115855741B
公开(公告)日：2023-11-03
申请号：CN202310177946.4
申请日：2023-02-28
申请人： 浙江大学杭州国际科创中心
摘要： 本公开涉及用于评估掺杂面密度的方法及设备。该方法包括：对待测样品的待测区域进行电子束照射；获得待测区域的亮度检测信息；及响应于亮度检测信息，通过亮度与掺杂面密度之间的映射关系获得待测区域的掺杂面密度，映射关系根据获得亮度密度模型步骤得到包括：形成至少两个基准样品，基准样品的掺杂面密度相互不同；获得至少两个基准样品中每个的基准掺杂面密度；对基准样品的基准区域进行电子束照射，并获得基准区域的亮度基准信息；及根据至少两个基准样品具有的至少两组基准掺杂面密度与亮度基准信息，获得映射关系。该方法不需要对待测样品进行改造加工，适用于已经制作完成的器件，可以满足在线监控工艺进展的需求。
-
公开(公告)号：CN116632064A
公开(公告)日：2023-08-22
申请号：CN202310590650.5
申请日：2023-05-24
申请人： 浙江大学
IPC分类号： H01L29/78 , H01L23/48 , H01L21/336 , H01L29/06 , H01L27/088
摘要： 本发明涉及半导体技术领域中的一种碳化硅沟槽栅MOSFET器件及制造方法，包括若干组第一元胞结构以及至少一组带有电极引出结构的第二元胞结构，第一元胞结构和第二元胞结构包含有共同的衬底层、缓冲层和漂移层，第一元胞结构还包括源极结构以及位于源极结构两侧的半个栅极结构，栅极结构和源极结构相间排布在漂移层上，栅极结构设置在第一元胞结构的边缘位置，每间隔一定数量的第一元胞结构与相邻的第一元胞结构之间插入设置有第二元胞结构，且若干组第一元胞结构与第二元胞结构均为紧密排布的多边形元胞结构，通过对栅极保护用P型屏蔽区的电位进行单独控制，提高对器件栅氧层的保护能力，同时实现器件的可靠开通与关断。
-
公开(公告)号：CN115863164B
公开(公告)日：2023-08-04
申请号：CN202310190899.7
申请日：2023-03-02
申请人： 浙江大学杭州国际科创中心
IPC分类号： H01L21/306 , H01L21/308 , H01L29/06
摘要： 本公开涉及刻蚀加工方法和装置、半导体器件。该刻蚀加工方法包括：形成覆盖待刻蚀区的第一掩膜层，第一掩膜层沿平行于待刻蚀区的第一方向的各处具有不同的等效刻蚀厚度；及通过第一掩膜层对待刻蚀区进行刻蚀，并对第一掩膜层进行刻蚀，刻蚀步骤包括：通过连续调节刻蚀参数以连续调整第一掩膜层与待刻蚀区的刻蚀选择比，刻蚀参数包括第一刻蚀气体与第二刻蚀气体的浓度比，第一刻蚀气体用于刻蚀第一掩膜层，第二刻蚀气体用于刻蚀待刻蚀区。该刻蚀加工方法可以实现准确形貌的刻蚀加工表面。
-
公开(公告)号：CN116520116A
公开(公告)日：2023-08-01
申请号：CN202310268278.6
申请日：2023-03-20
申请人： 浙江大学
摘要： 本发明涉及半导体技术领域中的一种器件外延层参数估算方法、系统、功率器件结构，包括以下步骤：计算器件耗尽区的总体积‑耗尽深度函数关系式；基于总体积‑耗尽深度函数关系式获取器件的电容‑电压函数关系式，并基于电容‑电压函数关系式生成外延层的表观掺杂浓度‑外延深度函数关系式；通过实验测试，获取器件的电容‑电压特性数据，并基于电容‑电压特性数据计算外延层的表观掺杂浓度‑外延深度数据；采用曲线拟合方法，拟合表观掺杂浓度‑外延深度函数关系式与表观掺杂浓度‑外延深度数据，得到器件外延层的实际掺杂浓度和外延厚度，解决了在不破坏器件的情况下，准确计算器件外延层的掺杂浓度和厚度的问题。
-
公开(公告)号：CN116504842A
公开(公告)日：2023-07-28
申请号：CN202310773208.6
申请日：2023-06-28
申请人： 浙江大学
IPC分类号： H01L29/78 , H01L29/16 , H01L29/167 , H01L29/165 , H01L29/423 , H01L21/28 , H01L21/336
摘要： 本公开涉及异质结绝缘栅场效应管及其制造方法、半导体器件。该异质结绝缘栅场效应管包括：第一材料结构；第二材料结构，与第一材料结构堆叠构成半导体结构，第二材料结构的碳含量小于第一材料结构的碳含量；栅极，沿堆叠的方向贯穿第二材料结构；以及氧化层，位于栅极与半导体结构之间，包括：对应第一材料结构的第一氧化部和对应第二材料结构的第二氧化部。该异质结绝缘栅场效应管可以实现较高的沟道迁移率，并且保证了异质结材料间的能带差没有明显影响器件整体的导通电压。
-
公开(公告)号：CN116092917A
公开(公告)日：2023-05-09
申请号：CN202211561442.4
申请日：2022-12-07
申请人： 浙江大学杭州国际科创中心
摘要： 本公开涉及倾斜超级结结构及其制造方法、半导体器件。该方法包括：形成多个掺杂层，多个掺杂层沿第一方向依次堆叠，多个掺杂层均具有第一掺杂类型，多个掺杂层的掺杂浓度依次增大；形成延伸入多个掺杂层的超级结沟槽并基于多个掺杂层得到第一柱区，其中，超级结沟槽的侧壁相对于第一方向倾斜，第一柱区包括沿第一方向依次堆叠的多个第一掺杂部；以及形成填充超级结沟槽的第二柱区，第二柱区具有第二掺杂类型。该方法可以实现性能有保障的倾斜超级结结构。
-
-
-
-
-
-
-
-
-
搜索结果
131 条记录 (耗时 0.029 秒)
