-
公开(公告)号：CN112768530B
公开(公告)日：2022-10-21
申请号：CN202110147386.9
申请日：2021-02-03
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/78 , H01L29/423
Abstract: 本发明公开了一种高K围栅场介质纵向双扩散功率器件，包括半导体漂移区、设置在半导体漂移区上方的半导体阱区、以及设置在半导体漂移区下方的半导体漏区；还包括高K围场介质，将高K围场介质上部刻蚀形成高K围栅介质；所述半导体阱区上方设置有半导体体接触区和半导体源区。本发明在开态时，高K围栅介质降低了器件的阈值电压、沟道电阻以及栅极泄漏电流，增加了器件的跨导和输出电流；栅端金属电极、高K围栅场介质和半导体漂移区构成了MIS电容，在开态时，在漂移区与高K围栅场介质界面处产生电子积累层，降低器件的比导通电阻；在关态时，高K围栅场介质对漂移区有辅助耗尽作用，能够使漂移区具有更高的掺杂浓度，降低器件的比导通电阻。
-
公开(公告)号：CN111510079B
公开(公告)日：2022-10-04
申请号：CN202010298601.0
申请日：2020-04-16
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种基于相关双采样的伪差分结构微弱电流积分电路，包括一个带输入共模反馈的电路的差分放大器A1、一个寄生等效电容Cp、一个哑电容Cdum、两个对称的输入共模反馈电容、两个对称的反馈电容、两个对称的自归零电容。本发明采用相关双采样电路将输入电流信号转换成保持电容上的电压，通过自归零电容存储放大器的失调和低频噪声信息。运用伪差分结构的电路来减少MOS开关工作时的电荷注入和时钟馈通效应。引入输入共模反馈电路来抑制放大器A1输入端的共模波动，减小因共模‑差模变换导致的误差。
-
公开(公告)号：CN115099126A
公开(公告)日：2022-09-23
申请号：CN202210569523.2
申请日：2022-05-24
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种基于机器学习的半导体器件性能相关特征结构参数自动筛选方法，包括：获取器件性能数据集，训练并建立性能预测的机器学习回归模型A，获得器件性能指标；基于特征选择算法，根据器件结构参数在模型中所占权重得到每个器件结构参数重要程度指数；用学习曲线找出该指数最佳阈值，剔除小于最佳阈值的所有器件结构参数，将筛选后的训练特征结构参数子集进行训练，获取器件性能预测回归模型B；将筛选后的测试特征结构参数子集输入训练好的B，获得器件性能指标；将B获得的器件性能指标与A的进行比较，若性能更好，则获取B对应的特征结构参数集；否则重新设计阈值的优化。本发明方法省时高效，精度高，设计成本低。
-
公开(公告)号：CN115062549A
公开(公告)日：2022-09-16
申请号：CN202210825760.0
申请日：2022-07-14
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明是一种基于样本数据的半导体器件仿真结果置信度分析方法，包括如下步骤：步骤1：根据实际样本空间数据来源，分别设置所述实际样本空间数据的置信度权重；步骤2：根据待仿真的器件结构参数，设置邻域半径；步骤3：根据相似性函数将邻域半径内空间点的结构参数与仿真样本结构参数代入所述相似性函数，计算得到邻域半径内空间点的结构参数与仿真样本结构参数之间的相似性；步骤4：根据相似性计算结果，计算获取邻域样本空间相对于仿真样本的置信度。本发明将样本数据的置信度引入置信度公式，有效提高了置信度评估的精度，通过控制邻域的数值，不仅可考虑小范围邻域空间，也可考虑整体数据区间，能有效指导设计进程。
-
公开(公告)号：CN114578217B
公开(公告)日：2022-08-09
申请号：CN202210485039.1
申请日：2022-05-06
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/28
Abstract: 本发明公开一种可控的Chiplet串行测试电路，属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块，主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成，通过主控测试模块生成测试控制信号，从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时，测试控制信号输入至时钟控制模块，得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号，实现对芯粒测试选择以及最终测试输出，保证各芯粒测试的有效性及独立性。
-
Patent Agency Ranking
公开(公告)号：CN114864519A
公开(公告)日：2022-08-05
申请号：CN202210344452.6
申请日：2022-03-31
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L23/373 , H01L29/778 , H01L21/78 , H01L21/50 , H01L21/335
Abstract: 本发明公开了一种硅基GaN HEMT散热增强封装结构及其制备方法，属于信息材料与器件领域，该结构是以基板（1）为载体，通过芯片粘接方式与高导热层（2）相连接，所述高导热层（2）上方与GaN HEMT相连接，所述GaN HEMT从下往上依次包括GaN缓冲层（3）、GaN沟道层（4）、AlGaN势垒层（5）、介质钝化层（9）以及金属电极。本发明制备的该结构通过剥离硅基GaN HEMT的低热导率硅衬底，并通过高导热材料与基板连接，避免了硅基材料导致的热量集聚效应，提高了高功率密度GaN HEMT芯片的散热能力，并且与现有的先进封装结构和封装散热技术兼容，能显著提升封装芯片的电热性能和可靠性，具有较高的价值。
-
公开(公告)号：CN114578217A
公开(公告)日：2022-06-03
申请号：CN202210485039.1
申请日：2022-05-06
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/28
Abstract: 本发明公开一种可控的Chiplet串行测试电路，属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块，主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成，通过主控测试模块生成测试控制信号，从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时，测试控制信号输入至时钟控制模块，得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号，实现对芯粒测试选择以及最终测试输出，保证各芯粒测试的有效性及独立性。
-
公开(公告)号：CN113872574A
公开(公告)日：2021-12-31
申请号：CN202111167785.8
申请日：2021-09-29
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03K5/24
Abstract: 一种应用于高速模数转换器的高速比较器，包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路，复位电路三个部分构成。前置放大电路将差分输入信号放大，输入缓冲再生电路部分利用锁存器实现再生的目的，复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连，建立外部充电路径，形成负电容与再生电路中的寄生电容抵消，从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术，消除了寄生电容对高速比较器的速度的限制，能够有效提高比较器的速度。
-
公开(公告)号：CN113871489A
公开(公告)日：2021-12-31
申请号：CN202111458096.2
申请日：2021-12-02
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种全环绕多通道漂移区横向功率器件及其制造方法，包括从下至上依次叠设的半导体衬底、埋层和有源区；有源区包括半导体漂移区、P型半导体区和N型半导体区；半导体漂移区包括介质层和内置在介质层中的若干个半导体通道。本发明通过在半导体通道四周填充高介电常数介质材料，形成全环绕多通道漂移区结构。全环绕介质从四个方向对漂移区中的半导体通道进行调制，使漂移区电势分布更加均匀、有效提升漂移区横向电场、器件纵向电场和器件击穿电压；多通道结构进一步增加高介电常数介质的调制面积，同时高介电常数介质有助于提高漂移区掺杂浓度，降低导通电阻；本发明不仅适用于硅基功率器件，也适用于宽禁带半导体功率器件。
-
公开(公告)号：CN110415751B
公开(公告)日：2021-05-25
申请号：CN201910720675.6
申请日：2019-08-06
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 一种可参数化配置的存储器内建自测试电路，该电路包括信号生成模块101、数据选择模块102、JTAG模块103及主控制器104。所述信号生成模块101、数据选择模块102与主控制器104相连，所述数据选择模块102、JTAG模块103与信号生成模块101相连，所述JTAG模块103与外部TAP控制器105相连，所述数据选择模块102与外部待测存储器106相连。其中，每片待测存储器对应一个信号生成模块与一个数据选择模块。本发明提出了一种可综合、可编程、可配置的存储器测试电路，易于集成、使用灵活。
-
-
-
-
-
-
-
-
-
Search Results
397
records
(took 0.031 seconds)
