-
公开(公告)号：CN105913119B
公开(公告)日：2018-04-17
申请号：CN201610210819.X
申请日：2016-04-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06N3/063
Abstract: 本发明提供一种行列互联的异构多核心类脑芯片及其使用方法，所述类脑芯片中，连线模拟神经元网格中的突触，其中横向连线代表神经元的树突，纵向连线代表神经元的轴突；信号处理核心代表神经元细胞体的功能，其位于行列连线的对角线交叉位置，根据输入信号决定是否进入神经元的兴奋状态，并将兴奋的程度转化为输出电压输出到纵向连线；信号传输核心代表神经元的学习记忆功能，其位于所有编号不同的横向连线和纵向连线交叉点处，从纵向连线获取输入电压信号，经过特定算法计算后，将结果输出到横向连线上。所述使用方法包括学习模式和工作模式。本发明的行列互联的异构多核心类脑芯片能够记忆概念和概念之间的关系，并根据记忆内容，完成预测功能。
-
公开(公告)号：CN104347113B
公开(公告)日：2017-10-27
申请号：CN201410675312.2
申请日：2014-11-21
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海市纳米科技与产业发展促进中心
IPC: G11C13/00
Abstract: 本发明提供一种相变存储器的读出电路及读出方法，包括用于存储数据的目标相变存储单元；根据目标相变存储单元的当前状态产生读电流的读电路；将读电流与读参考电流进行比较，并产生读出电压信号的比较电路。在相变存储器进行读取操作时，将目标相变存储单元的字线置位到读字线电压；当读使能有效时，目标相变存储单元所在的位线将产生相应的读电流；通过比较读电流和读参考电流的大小，得到读出的电压信号。本发明不需要通过钳位的方式限制位线电压，因此能有效地加快读取过程，特别适用于使用Diode等作为选通管时相变存储器阵列位线具有较高压降的情况，避免了位线钳位等方式带来的读出时延，有利于高速相变存储器产品的实现。
-
公开(公告)号：CN107147286A
公开(公告)日：2017-09-08
申请号：CN201710532828.5
申请日：2017-07-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M3/156 , G01R19/175
CPC classification number: H02M3/156 , G01R19/175 , H02M2001/0009
Abstract: 本发明提供一种开关电源电感的电流过零检测方法、电路及控制方法，包括：基于第一及第二电流采样模块分别获取充磁电压的采样电流及退磁电压的采样电流；基于第一检测电压产生模块产生与充磁电压和占空比导通时间之积成正比的第一检测电压；基于第二检测电压产生模块产生与充磁电压和占空比导通时间之积成正比的第一电压及与退磁电压和占空比截止时间之积成正比的第二电压；基于死区脉冲产生电路检测电流过零点及死区。本发明通过伏秒平衡原理间接取样电感电流过零信号，避免了对小信号的处理，形成控制电路，解决了电流倒灌问题；同时省去系统上的取样电阻；既提高系统的效率，又简化了电源系统的系统方案，提高产品的竞争力。
-
公开(公告)号：CN106205684A
公开(公告)日：2016-12-07
申请号：CN201610486617.8
申请日：2016-06-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/004 , G11C2013/0042
Abstract: 本发明提供一种相变存储器读出电路及读出方法，包括：读参考电压生成电路，产生一个可以快速区分读晶态电阻电流和读非晶态电阻电流的读参考电流，并将电流信号转化为电压信号；以及，将读参考电压还原为读参考电流后与相变存储单元中读出的电流相比较的灵敏放大器。本发明同时获取读电流及读参考电流，读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间。本发明在读参考电流中引入对位线寄生参数和读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且信号传递速度快、适用范围广、寄生参数匹配方法简单。
-
公开(公告)号：CN102945683B
公开(公告)日：2016-08-31
申请号：CN201210436990.4
申请日：2012-11-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储的快速擦写操作方法，进行擦操作的SET编程脉冲依次为预编程脉冲及编程脉冲，所述预编程脉冲使得相变存储单元超越相变的开关阈值，保持时间小于写操作的RESET脉冲操作时间。本发明还提供一种相变存储电路的快速擦写操作方法，包括逻辑控制电路、存储单元阵列以及分别与该逻辑控制电路连通的驱动电路、字线选通管、位线选通管和读电路；当执行擦操作SET编程时，打开各通路形成预编程脉冲，流入位线选通管，继而流入所选相变存储单元中，完成预编程操作；随后关掉大电流通路，输出的编程脉冲对所选相变存储单元进行编程。本发明有效减小了相变存储单元SET编程时间，从而提高了相变存储擦操作速度，改善了SET编程后的低阻分布。
-
Patent Agency Ranking
公开(公告)号：CN103794244B
公开(公告)日：2016-08-17
申请号：CN201410054763.4
申请日：2014-02-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种基于SPI接口的相变存储器读出电路及方法，包括：地址寄存器逐位接收外部地址；当（LSB+A）位接收到地址时，预读2M+A位数据并锁存；当LSB位接收到地址时，从2M+A位预读数据中译码出2M位目标数据并锁存，同时输出地址自增信号；地址后移，若（LSB+A）位寄存器发生翻转，则读取下一组数据，反之，所述相变存储器内部不进行读取操作；输出数据，并输出下一个地址自增信号。本发明通过提前一个或者若干个时钟周期预先将可能需要进行读取操作的地址的数据全部读出，然后再通过对真实地址译码将对应目标地址的数据输出，可以增加相变存储器内部实际读取时间，从而提高基于SPI接口的相变存储器的数据传输速率，进而提高芯片的最终性能。
-
公开(公告)号：CN103019955B
公开(公告)日：2016-06-08
申请号：CN201110300660.8
申请日：2011-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F12/121
Abstract: 本发明提供一种基于PCRAM主存应用的内存管理方法，应用在由CPU、内存以及外存构建的系统中，该内存管理方法是：将DRAM缓存作为PCRAM主存的缓存，系统将DRAM缓存中的闲置页以循环均衡方式置换到PCRAM主存；于CPU执行写数据的操作时，CPU检测DRAM缓存中是否存在要写的数据页，存在则将数据写入DRAM缓存，否则将要写的数据页由PCRAM主存读入到DRAM缓存之后再进行写操作，实现了CPU写操作时对PCRAM主存所需求的擦写次数及写速度、疲劳特性等性能的需求；于CPU执行读数据的操作时，CPU首先访问DRAM缓存，并在DRAM缓存中未读取到要访问的数据页时，CPU访问PCRAM主存进行读取，实现CPU可直接读取DRAM缓存及PCRAM主存内的数据，大大节省了系统读操作时的工作量。
-
公开(公告)号：CN103532400B
公开(公告)日：2016-03-16
申请号：CN201310499989.0
申请日：2013-10-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M5/458
Abstract: 本发明提供一种基于市电的开关功放电路。该开关功放电路至少包括：用于将市电整流为直流电的整流电路；用于基于所述直流电来提供所需的共模电平的共模电平提供电路；用于基于所述直流电与所述共模电平来分别提供相互对应的正向脉宽信号与反向脉宽信号的PWM波形产生电路；用于基于所述共模电平及正反向脉宽信号来分别生成2路开关信号的开关信号生成电路；以及分别设置有受控开关的2路变压电路，其每一路的受控开关接入1路开关信号，且各自基于各自的开关信号及所述直流电来向负载提供相应方向的电能以驱动负载。本电路集变压和开关类功放于一身，而且系统结构非常简单。并且使用的是开关类功放电路，效率也高。
-
公开(公告)号：CN102866934B
公开(公告)日：2015-10-28
申请号：CN201110186986.2
申请日：2011-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明提供一种基于非易失随机存储器的嵌入式设备的休眠及唤醒系统，应用于嵌入式设备的操作系统中，其至少包括：一中央处理器及一具有CPU状态备份区和用以存储内存动态信息的系统RAM区的非易失随机存储器，该中央处理器接收到休眠信号时，挂起内存中相关进程及性能管理模块中注册的设备，保存CPU寄存器信息并备份至CPU状态备份区；在接收唤醒信号时，将CPU状态备份区保存的CPU寄存器信息装载至中央处理器，并基于系统RAM区的内存动态数据唤醒休眠的设备及进程，因采用非易失存储器，系统在休眠与唤醒时系统RAM区的动态内存数据无需另行备份及装载，进而降低了系统休眠及唤醒时的工作量和功耗，同时提高了系统的运行速度。
-
公开(公告)号：CN103049397B
公开(公告)日：2015-09-16
申请号：CN201210559664.2
申请日：2012-12-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F12/08
Abstract: 本发明提供一种基于新型存储器的固态硬盘内部缓存管理方法及系统，所述管理系统包括SATA接口控制器、微处理器、DRAM内存、本地总线、闪存控制器、及NAND闪存，所述固态硬盘内部管理系统中还包括PCRAM缓存，所述PCRAM缓存包括数据块置换区及映射表存储区，其中，所述数据块置换区用于存放从所述DRAM内存置换到所述PCRAM缓存的数据块，所述映射表存储区用于保存数据页逻辑地址到物理地址之间的映射表，本发明通过基于PCRAM的SSD内部缓存管理方法，实现对固态硬盘的写的缓存以克服固态硬盘的读写不均衡特性、有效提高写性能、减少固态硬盘的随机写操作及擦出操作，以此来延长固态硬盘的寿命及提高固态硬盘的整体I/O性能。
-
-
-
-
-
-
-
-
-
Search Results
210
records
(took 0.056 seconds)
