-
公开(公告)号：CN106158933A
公开(公告)日：2016-11-23
申请号：CN201510167697.6
申请日：2015-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/49 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/4958 , H01L29/66704 , H01L29/7825
Abstract: 本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
-
公开(公告)号：CN105206689A
公开(公告)日：2015-12-30
申请号：CN201510599022.9
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/028 , H01L31/10 , H01L31/108
CPC classification number: H01L31/028 , H01L31/10 , H01L31/108
Abstract: 本发明提供一种基于薄膜半导体-石墨烯异质结的光电探测器制备方法，包括步骤：首先，提供一衬底，在所述衬底表面两侧生长金属电极；然后在所述衬底及金属电极表面生长薄膜半导体层；接着，去除部分薄膜半导体层，暴露出其中一侧的金属电极以及部分衬底；接着在整个结构表面形成石墨烯层；最后，去除所述薄膜半导体层表面多余的石墨烯层，剩下的石墨烯层与所述薄膜半导体层接触，形成异质结。本发明通过ALD技术生长薄膜半导体与石墨形成异质结作为光电探测器的有源区，该结构可以制备在任意半导体、绝缘体、甚至柔性衬底上，易于硅基集成，且有效节约了工艺成本。
-
公开(公告)号：CN105129788A
公开(公告)日：2015-12-09
申请号：CN201510599025.2
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提供一种水基ALD诱使的可逆N型石墨烯制备方法，包括步骤：首先，提供一衬底，在所述衬底表面形成石墨烯层；然后将生长有所述石墨烯层的衬底置于ALD腔体中，并将所述ALD腔体温度升至设定值，并通入至少一个循环的去离子水，提高吸附在所述石墨烯层表面的H2O/O2分子对中H2O的浓度，从而使H2O/O2分子对中O2的浓度相对降低，形成N型石墨烯层。本发明的水基ALD诱使的可逆N型石墨烯制备方法，不会破坏石墨烯晶体结构，易于硅基集成，简单高效，且该法制备的N型石墨烯层具有可逆性，在高温退火下可被修复形成P型石墨烯层或本征石墨烯层。
-
公开(公告)号：CN102969244B
公开(公告)日：2015-03-25
申请号：CN201210533291.1
申请日：2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种SJ-IGBT器件结构及其制作方法，包括以下步骤：提供一衬底；在该衬底上形成漂移区并在该漂移区预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成离子浓度呈线性增加的N型漂移区；提供一设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，P型柱区离漏极区有一定距离，退火后形成间隔的P柱和N柱；最后形成沟道、源区、漏区和栅区域。本发明使N柱的浓度从源端到漏端逐渐增加，消除漂移区剩余电荷，由于P柱离漏极有一定的距离，因此降低了漂移区电荷不平衡对器件性能的影响，提高可靠性。
-
公开(公告)号：CN103985741A
公开(公告)日：2014-08-13
申请号：CN201410250193.6
申请日：2014-06-06
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7606 , H01L29/66037
Abstract: 本发明提供一种基于ALD的石墨烯基热电子晶体管及其制备方法，包括步骤：1)提供一重掺杂N型Si，在其表面两侧生长发射区电极；2)在所述重掺杂N型Si表面热氧化形成第一势垒；3)在所述第一势垒表面形成单层石墨层作为基区，并在其表面两侧形成基区电极；4)利用ALD工艺在所述单层石墨烯表面的基区电极之间形成第二势垒，并在第二势垒表面形成金属集电区。本发明通过制备单层石墨烯作为基区，利用石墨烯准弹道传输的性能，结合热电子的隧穿特性使热电子器件的性能更好；而利用ALD在单层石墨烯表面生长的高k金属氧化物势垒厚度可控且无针孔，质量好。另外，本发明提供制备方法具有制备精确、制备工艺流程简单、产量高的优点。
-
Patent Agency Ranking
公开(公告)号：CN103594517A
公开(公告)日：2014-02-19
申请号：CN201310505168.3
申请日：2013-10-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 于利希研究中心股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明提供一种多栅SOI-LDMOS器件结构，包括：SOI衬底，包括硅衬底、埋氧层及顶硅层；有源区，形成于所述顶硅层中，包括依次相连的源区、沟道区、漂移区、浅掺杂漏区、及漏区；多晶硅栅，包括结合于所述沟道区表面的栅氧层及多晶硅层，所述多晶硅栅被至少一个介质层隔成至少两个短栅结构，且对应所述介质层下方的沟道区中形成有与所述沟道区掺杂类型相反的重掺杂区域。本发明的多栅SOI-LDMOS器件结构，有较高的击穿电压，跨导特性较好，正向导通电阻较小，自热效应较低等特点；由于短栅之间存在与沟道掺杂类型相反的重掺杂区域，当器件受到辐照时，这些重掺杂区域相当于复合中心，为辐照产生的电子空穴对提供了大量的复合中心，从而提高器件整体的抗辐照性能。
-
公开(公告)号：CN101950758B
公开(公告)日：2012-10-10
申请号：CN201010225694.0
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种在SOI材料上制备多层高介电常数材料栅结构的方法。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的Si3N4，这层Si3N4将有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在Si3N4上沉积一层高介电常数材料，并对高介电常数材料进行适当的氮化处理，使得高介电常数材料上层形成一层高介电常数的氮氧化合物，这层氮氧化合物将有效阻止金属栅电极与高介电常数材料层之间的元素扩散。最后溅射生长金属电极。
-
公开(公告)号：CN102664147A
公开(公告)日：2012-09-12
申请号：CN201210149093.5
申请日：2012-05-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/283
Abstract: 本发明介绍了一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法，包括：首先提供一GaAs晶片作为衬底，并对其进行清洗，将处理好的GaAs衬底晶片放入ALD反应腔；然后利用等离子体对GaAs衬底进行等离子体原位预处理，紧接着沉积高K栅介质薄膜；最后采用氧等离子体对高K栅介质薄膜进行原位后处理。本发明通过在沉积高K栅介质薄膜之前利用等离子体原位处理对GaAs衬底进行钝化，改善了高K栅介质与GaAs衬底之间的界面特性，降低了费米能级钉扎效应的影响，并且在高K栅介质薄膜形成后利用氧等离子体原位后处理提高了高K薄膜的致密度和薄膜质量。
-
公开(公告)号：CN102592974A
公开(公告)日：2012-07-18
申请号：CN201210075127.0
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/285
Abstract: 本发明提供一种高k介质薄膜的制备方法，在标准的RCA清洗法之前加入H2SO4、H2O2的清洗步骤，可以去除样品表面有机物，提高衬底表面的纯净度。在RCA清洗法之后再次用HF去除表面氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体处理Si表面的技术，在高K介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长高K介质薄膜，并原位对所述高K介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。本方法有利于减小界面缓冲层的厚度和界面粗糙度、抑制了衬底和薄膜之间的元素扩散、有利于减小等效栅氧厚度。
-
公开(公告)号：CN102569070A
公开(公告)日：2012-07-11
申请号：CN201210075130.2
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334
Abstract: 本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.068 seconds)
