公开(公告)号：CN102751288A

公开(公告)日：2012-10-24

申请号：CN201210243688.7

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  张鹤鸣 ,  宋建军 ,  周春宇 ,  舒斌 ,  宣荣喜 ,  戴显英 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种SiGe基应变BiCMOS集成器件及制备方法，首先制备SOI衬底，连续生长N-Si/P-SiGe/N-Si层，制备深槽隔离，分别光刻集电区、基区浅槽隔离区域，进行离子注入，形成集电极、基极以及发射区接触区，最终形成SiGe HBT器件；接着光刻MOS有源区，在该区域连续生长Si缓冲层/应变SiGe层/本征Si层，分别形成NMOS和PMOS器件有源区，在NMOS和PMOS器件有源区淀积SiO2和多晶硅，制备长度为22～350nm的伪栅，采用自对准工艺形成NMOS和PMOS器件的轻掺杂源漏（LDD）和源漏，然后去除伪栅，制备形成栅介质氧化镧（La2O3）和金属钨（W）形成栅极，最后金属化，光刻引线，构成BiCMOS集成器件及电路。本发明采用了轻掺杂源漏结构，有效地抑制了热载流子对器件性能的影响，提高了器件的可靠性。

公开(公告)号：CN102738176A

公开(公告)日：2012-10-17

申请号：CN201210244286.9

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  周春宇 ,  宋建军 ,  舒斌 ,  胡辉勇 ,  宣荣喜 ,  戴显英 ,  郝跃

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/28

Abstract: 本发明公开了一种制备基于SOI衬底的应变SiGe平面Si基BiCMOS集成器件及制备方法，其过程为：SOI衬底上生长N-Si作为双极器件集电区，光刻基区，在基区区域生长P-SiGe、i-Si、i-Poly-Si，制备深槽隔离，形成发射极、基极和集电极，形成SiGe HBT器件；在衬底上生长应变SiGe材料，形成NMOS和PMOS器件有源区，制备伪栅，自对准生成NMOS和PMOS器件的源漏区，去除伪栅，制备栅极，光刻引线，构成基于SOI衬底的应变SiGe平面Si基BiCMOS集成器件及电路；该方法充分利用了SiGe材料空穴迁移率高于普通Si材料的特点，制备出SOI SiGe BiCMOS集成电路，使现有的模拟和数模混合集成电路性能获得大幅提高。

公开(公告)号：CN102738174A

公开(公告)日：2012-10-17

申请号：CN201210243655.2

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  吕懿 ,  宣荣喜 ,  王斌 ,  胡辉勇 ,  周春宇 ,  宋建军 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种三应变全平面SOI BiCMOS集成器件及制备方法，在SOI衬底上连续生长N-Si、P-SiGe、N-Si层，制备深槽隔离，分别光刻集电区、基区浅槽隔离区域，进行离子注入，形成集电极、基极以及发射极接触区，最终形成SiGe HBT器件；光刻NMOS器件有源区沟槽，在沟槽中生长四层材料，在NMOS器件有源区制备栅介质层和栅多晶，形成NMOS器件；光刻PMOS器件有源区沟槽，在沟槽内生长三层材料，在PMOS器件有源区上制备漏极和栅极，形成PMOS器件；光刻引线，构成三应变、全平面SOI BiCMOS集成器件及电路。本发明的制备过程采用自对准工艺，并充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点，制备出了性能增强的三应变、全平面SOI BiCMOS集成电路。

公开(公告)号：CN102738164A

公开(公告)日：2012-10-17

申请号：CN201210244399.9

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  宣荣喜 ,  舒斌 ,  张鹤鸣 ,  周春宇 ,  戴显英 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249 ,  H01L21/28

Abstract: 本发明公开了一种基于自对准工艺的应变平面BiCMOS集成器件及制备方法，首先在衬底片上制备埋层，生长N型Si外延，制备深槽隔离和集电极接触区，湿法刻蚀出基区窗口，选择性生长SiGe基区，淀积N型Poly-Si，去除掉发射极以外的Poly-Si，形成SiGe HBT器件；刻蚀出NMOS和PMOS器件有源区深槽，在槽中分别选择性外延生长：P型Si层、P型SiGe渐变层、P型SiGe层等作为NMOS器件有源区和N型Si层、N型应变SiGe层、N型Si帽层作为PMOS器件有源区；制备虚栅极与侧墙，自对准形成NMOS和PMOS器件源漏；制备栅极，形成CMOS结构，最终制成应变BiCMOS集成器件及电路；该方法充分利用电子迁移率高的张应变Si和空穴迁移率高的压应变SiGe分别作为NMOS和PMOS器件的导电沟道，有效地提高了BiCMOS集成电路的性能。

公开(公告)号：CN102738159A

公开(公告)日：2012-10-17

申请号：CN201210244287.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  张鹤鸣 ,  宋建军 ,  宣荣喜 ,  舒斌 ,  周春宇 ,  王斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种双多晶应变SiGe平面BiCMOS集成器件制备方法，首先制备SOI衬底，在衬底上刻蚀双极器件区域，在该区域利用化学汽相淀积（CVD）方法和自对准工艺制备双多晶SiGe HBT器件，接着光刻MOS有源区，在该区域连续生长Si缓冲层、应变SiGe层、本征Si层，分别形成NMOS和PMOS器件有源区，在NMOS和PMOS器件有源区淀积SiO2和多晶硅，通过刻蚀制备长度为22～350nm的伪栅，采用自对准工艺形成NMOS和PMOS器件的轻掺杂源漏（LDD）和源漏，然后去除伪栅，制备形成栅介质氧化镧（La2O3）和金属钨（W）形成栅极，最后金属化，光刻引线，构成BiCMOS集成电路。本发明的制备过程采用自对准工艺，MOS结构中采用了轻掺杂源漏（LDD）结构，有效地抑制了热载流子对器件性能的影响，提高了器件的可靠性。

公开(公告)号：CN102751290B

公开(公告)日：2015-12-02

申请号：CN201210244167.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  宋建军 ,  李妤晨 ,  胡辉勇 ,  周春宇 ,  宣荣喜 ,  戴显英 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种三多晶混合晶面应变BiCMOS集成器件及制备方法，包括：在制备双晶面的SOI衬底与深槽隔离之后，在双极器件区域刻蚀深槽，在双极器件有源区连续生长制备SiGe HBT器件的集电区、基区和发射区，并形成多晶Si电极；在NMOS器件区域刻蚀出深槽，选择性生长晶面为（100）的应变Si外延层，在该区域制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，在该区域制备PMOS器件等；本发明在SiGe HBT器件的制备过程中采用了自对准工艺，BiCMOS器件为全平面结构，充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点及晶面对迁移率的影响，制备出了性能增强的三多晶、混合晶面应变BiCMOS集成器件及电路。

公开(公告)号：CN102738174B

公开(公告)日：2015-12-02

申请号：CN201210243655.2

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 王斌 ,  宣荣喜 ,  胡辉勇 ,  张鹤鸣 ,  吕懿 ,  周春宇 ,  宋建军 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种三应变全平面SOI BiCMOS集成器件及制备方法，在SOI衬底上连续生长N-Si、P-SiGe、N-Si层，制备深槽隔离，分别光刻集电区、基区浅槽隔离区域，进行离子注入，形成集电极、基极以及发射极接触区，最终形成SiGe HBT器件；光刻NMOS器件有源区沟槽，在沟槽中生长四层材料，在NMOS器件有源区制备栅介质层和栅多晶，形成NMOS器件；光刻PMOS器件有源区沟槽，在沟槽内生长三层材料，在PMOS器件有源区上制备漏极和栅极，形成PMOS器件；光刻引线，构成三应变、全平面SOI BiCMOS集成器件及电路。本发明的制备过程采用自对准工艺，并充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点，制备出了性能增强的三应变、全平面SOI BiCMOS集成电路。

公开(公告)号：CN102738150B

公开(公告)日：2015-09-16

申请号：CN201210243170.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  周春宇 ,  宋建军 ,  胡辉勇 ,  宣荣喜 ,  舒斌 ,  王斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种应变SiGe BiCMOS集成器件及制备方法，其过程为：在SOI衬底片上制备埋层，生长N型Si外延，制备深槽隔离，在双极器件区域制造常规的Si双极晶体管；在600～800℃，在衬底上生长应变SiGe材料，光刻MOS器件有源区，利用离子注入工艺对MOS器件区域进行阈值调整，然后在MOS器件有源区淀积SiO2和多晶硅，通过刻蚀制备伪栅，应用自对准工艺分别自对准生成MOS器件的源漏区，再在衬底表面生长SiO2层，去除伪栅，在伪栅处压印槽中制备氧化镧（La2O3）材料形成栅介质和金属钨（W）形成栅极，最后在钝化层上刻蚀漏、源、栅的引线孔、金属化、溅射金属、光刻引线，构成应变SiGe BiCMOS集成器件及电路。

公开(公告)号：CN102790052B

公开(公告)日：2015-04-22

申请号：CN201210244089.7

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  宣荣喜 ,  周春宇 ,  张鹤鸣 ,  李妤晨 ,  舒斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法，在衬底片上制备埋层，连续生长N-Si、P-SiGe、N-Si层，淀积介质层，制备深槽隔离，制备集电区、基区和发射区，形成集电极、基极和发射极接触区，形成SiGe HBT器件；刻蚀出NMOS和PMOS器件有源区深槽，在槽中分别选择性外延生长：P型Si层/P型SiGe渐变层/P型SiGe层/P型应变Si层作为NMOS器件有源区和N型Si层/N型应变SiGe层/N型Si帽层作为PMOS器件有源区；制备虚栅极、侧墙，自对准形成NMOS和PMOS器件源漏；刻蚀虚栅，淀积SiON栅介质层和W-TiN复合栅，形成CMOS结构，最终构成三应变BiCMOS集成器件及电路，充分利用电子迁移率高的张应变Si和空穴迁移率高的压应变SiGe分别作为NMOS和PMOS器件的导电沟道，有效地提高了BiCMOS集成电路的性能。

公开(公告)号：CN102810568B

公开(公告)日：2014-12-31

申请号：CN201210244400.8

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  王海栋 ,  胡辉勇 ,  宋建军 ,  宣荣喜 ,  王斌 ,  周春宇 ,  郝跃

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公开了一种用微米级工艺制备应变Si垂直沟道PMOS集成器件及制备方法，该方法通过外延材料制备步骤、隔离制备步骤、漏连接区制备步骤和PMOS形成步骤，形成PMOS器件；最后通过构成PMOS集成电路步骤构成导电沟道长度为22～45nm的PMOS集成电路，本发明利用压应变Si空穴迁移率高于弛豫Si的特点，在微米级Si集成电路加工工艺平台上，在低温下制造出性能优异的应变Si垂直沟道PMOS集成器件及电路。