-
公开(公告)号：CN113903796A
公开(公告)日：2022-01-07
申请号：CN202110982134.8
申请日：2010-09-24
Applicant: 株式会社半导体能源研究所
IPC: H01L29/423 , H01L29/06 , H01L29/786 , H01L27/02 , H01L27/12
Abstract: 逻辑电路包括：薄膜晶体管，具有使用氧化物半导体所形成的沟道形成区；以及具有端子的电容器，通过使薄膜晶体管截止来使端子之一进入浮动状态。氧化物半导体具有5×1019(原子/cm3)或更小的氢浓度，并且因此在没有生成电场的状态中实质上用作绝缘体。因此，薄膜晶体管的截止状态电流能够降低，从而引起抑制通过薄膜晶体管的电容器中存储的电荷的泄漏。相应地，能够防止逻辑电路的故障。此外，能够通过薄膜晶体管的截止状态电流的降低，来降低逻辑电路中流动的过量电流，从而导致逻辑电路的低功率消耗。
-
公开(公告)号：CN107068766B
公开(公告)日：2020-12-29
申请号：CN201710111075.0
申请日：2012-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786
Abstract: 半导体装置包括栅电极、覆盖栅电极并包含含有硅的氧化物的栅极绝缘膜、以与栅极绝缘膜接触并至少与栅电极重叠的方式设置的氧化物半导体膜、以及与氧化物半导体膜电连接的源电极及漏电极。在氧化物半导体膜中，以与栅极绝缘膜接触且厚度为5nm以下的方式设置的第一区域具有1.0at.％以下的硅浓度，并且第一区域之外的氧化物半导体膜中的区域具有比第一区域低的硅浓度。至少第一区域包括结晶部。
-
公开(公告)号：CN106847929B
公开(公告)日：2020-06-23
申请号：CN201710111162.6
申请日：2012-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786
Abstract: 半导体装置包括栅电极、覆盖栅电极并包含含有硅的氧化物的栅极绝缘膜、以与栅极绝缘膜接触并至少与栅电极重叠的方式设置的氧化物半导体膜、以及与氧化物半导体膜电连接的源电极及漏电极。在氧化物半导体膜中，以与栅极绝缘膜接触且厚度为5nm以下的方式设置的第一区域具有1.0at.％以下的硅浓度，并且第一区域之外的氧化物半导体膜中的区域具有比第一区域低的硅浓度。至少第一区域包括结晶部。
-
公开(公告)号：CN105826363B
公开(公告)日：2020-01-14
申请号：CN201610417913.2
申请日：2011-01-26
Applicant: 株式会社半导体能源研究所
IPC: H01L29/417 , H01L29/786 , H01L21/34
Abstract: 本发明的目的之一是提供一种实现了晶体管的小型化且电场集中被减轻的包括氧化物半导体的半导体装置。栅电极的宽度减小，并且源电极层和漏电极层之间的间隔减小。通过以栅电极为掩模，以自对准的方式添加稀有气体，而可以将接触于沟道形成区域的低电阻区域设置在氧化物半导体中。所以即使栅电极的宽度，即栅极布线的线宽度小，也可以以高位置精度设置低电阻区域，从而可以实现晶体管的小型化。
-
公开(公告)号：CN104992980B
公开(公告)日：2018-11-20
申请号：CN201510217808.X
申请日：2010-09-24
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L27/12
Abstract: 逻辑电路包括：薄膜晶体管，具有使用氧化物半导体所形成的沟道形成区；以及具有端子的电容器，通过使薄膜晶体管截止来使端子之一进入浮动状态。氧化物半导体具有5×1019(原子/cm3)或更小的氢浓度，并且因此在没有生成电场的状态中实质上用作绝缘体。因此，薄膜晶体管的截止状态电流能够降低，从而引起抑制通过薄膜晶体管的电容器中存储的电荷的泄漏。相应地，能够防止逻辑电路的故障。此外，能够通过薄膜晶体管的截止状态电流的降低，来降低逻辑电路中流动的过量电流，从而导致逻辑电路的低功率消耗。
-
Patent Agency Ranking
公开(公告)号：CN105789322B
公开(公告)日：2018-09-28
申请号：CN201610182437.0
申请日：2010-09-03
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336
Abstract: 一个目的是提供一种包括氧化物半导体膜、具有稳定电特性的高度可靠的薄膜晶体管。包括氧化物半导体膜的薄膜晶体管的沟道长度在1.5μm至100μm(包括两端)、优选地为3μm至10μm(包括两端)的范围之内；当阈值电压的变化量在室温至180℃(包括两端)或者‑25℃至‑150℃(包括两端)的工作温度范围中小于或等于3V、优选地小于或等于1.5V时，能够制造具有稳定电特性的半导体器件。具体来说，在作为半导体器件的一个实施例的显示装置中，能够降低因阈值电压的变化而引起的显示不均匀性。
-
公开(公告)号：CN105097946B
公开(公告)日：2018-05-08
申请号：CN201510408060.1
申请日：2010-07-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L27/12
CPC classification number: H01L33/0041 , H01L27/1214 , H01L27/1225 , H01L27/124 , H01L27/1248 , H01L29/78606 , H01L29/7869 , H01L29/78696 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及半导体装置及其制造方法。在使用第一氧化物半导体层和第二氧化物半导体层的叠层的底栅结构的薄膜晶体管中，在与栅极布线层重叠的一部分氧化物半导体层上形成与其接触的用作沟道保护层的氧化物绝缘层，并且在形成该绝缘层的相同的步骤中，形成覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层。
-
公开(公告)号：CN103137701B
公开(公告)日：2018-01-19
申请号：CN201210475836.8
申请日：2012-11-21
Applicant: 株式会社半导体能源研究所
Inventor： 津吹将志
CPC classification number: H01L29/7869 , H01L29/1033 , H01L29/42384 , H01L29/78693 , H01L2029/42388
Abstract: 本发明涉及晶体管及半导体装置。本发明的一个方式的目的是改善在氧化物半导体层中形成沟道的晶体管的开关特性。在氧化物半导体层的端部产生寄生沟道是因为晶体管的源极及漏极与该端部电连接。换言之，如果该端部不与晶体管的源极和漏极中的至少一方电连接，就不会在该端部产生寄生沟道。因此，本发明的一个方式提供一种晶体管，其中氧化物半导体层的端部不与源极和漏极中的至少一方电连接或者能够降低氧化物半导体层的端部不与源极和漏极中的至少一方电连接的概率。
-
公开(公告)号：CN107068765A
公开(公告)日：2017-08-18
申请号：CN201611144591.5
申请日：2012-10-05
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786
Abstract: 降低包含在栅极绝缘膜附近的氧化物半导体膜中的杂质元素的浓度。另外，提高栅极绝缘膜附近的氧化物半导体膜的结晶性。一种半导体装置包括：在基底绝缘膜上的氧化物半导体膜；在氧化物半导体膜上的源电极及漏电极；形成在氧化物半导体膜上的包含硅氧化物的栅极绝缘膜；以及栅极绝缘膜上的栅电极。氧化物半导体膜包括硅浓度为1.0at.％以下的区域，并且，至少在区域内包括结晶部。
-
公开(公告)号：CN104025301B
公开(公告)日：2017-01-18
申请号：CN201280050475.0
申请日：2012-10-05
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336 , H01L21/477 , H01L21/8242 , H01L21/8244 , H01L27/108 , H01L27/11 , H01L29/788 , H01L29/792
CPC classification number: H01L29/7869 , H01L27/1225 , H01L29/42384 , H01L29/78693
Abstract: 降低包含在栅极绝缘膜附近的氧化物半导体膜中的杂质元素的浓度。另外，提高栅极绝缘膜附近的氧化物半导体膜的结晶性。一种半导体装置包括：在基底绝缘膜上的氧化物半导体膜；在氧化物半导体膜上的源电极及漏电极；形成在氧化物半导体膜上的包含硅氧化物的栅极绝缘膜；以及栅极绝缘膜上的栅电极。氧化物半导体膜包括硅浓度为1.0at.％以下的区域，并且，至少在区域内包括结晶部。
-
-
-
-
-
-
-
-
-
Search Results
106
records
(took 0.045 seconds)
