公开(公告)号：CN110995161B

公开(公告)日：2022-10-21

申请号：CN201911250609.3

申请日：2019-12-09

申请人： 安徽大学

发明人： 吴秀龙 ,  余飞龙 ,  彭春雨 ,  卢文娟 ,  蔺智挺 ,  黎轩 ,  高珊 ,  陈军宁

IPC分类号： H03B5/24

摘要： 本发明公开了一种频率可调的基于RC的环形振荡器电路，包括电压跟随器、6‑BIT电容阵列、电阻R1和R2、六个反相器，电压跟随器包括两个NMOS晶体管N6和N7、二极管D1、滤波电容C7和电阻R0，该电压跟随器与反相器阵列的VDD相连；六个反相器组成反相器阵列；6‑BIT电容阵列和电阻R1、R2串联形成RC网络，电阻R1的左端N点经过三个串联的反相器INV1、INV2、INV3到6‑BIT电容阵列左端G点形成一个回路，电阻R2和6‑BIT电容阵列的公共端M点经过另外三个串联的反相器INV4、INV5、INV0到电阻R1的左端N点形成另一个回路。该电路采用反相器构成环形电路，功耗极低且面积很小。

公开(公告)号：CN115050406A

公开(公告)日：2022-09-13

申请号：CN202210983745.9

申请日：2022-08-17

申请人： 安徽大学

发明人： 戴成虎 ,  郑好 ,  彭春雨 ,  杜园园 ,  高珊 ,  卢文娟 ,  赵强 ,  胡薇 ,  郝礼才 ,  蔺智挺 ,  吴秀龙 ,  陈军宁

IPC分类号： G11C11/413 ,  G11C7/12 ,  G11C7/06 ,  G11C5/14

摘要： 本发明属于集成电路技术领域，具体涉及一种SRAM存储器的位线泄漏电流补偿电路，集成位线泄漏电流补偿电路的功能模块，采用该功能模块的数据存储电路及其存储器。位线泄漏电流补偿电路用于连接在SRAM存储器中的存储阵列和灵敏放大器SA之间；存储阵列与两组位线对连接，两组位线对包括主位线对BL、BLB和辅助位线对BL1、BLB1。位线泄漏电流补偿电路包括四组PMOS管对：P0和P1、P2和P3、P4和P5、P6和P7，以及四个电容：C0、C1、C2、C3。本发明提供的存储器中包括存储阵列、位线对、位线泄漏电流补偿电路和灵敏放大器。其中存储阵列由8T SRAM存储单元构成。解决了现有SRAM存储器存在的因位线漏电流导致的数据读取错误，以及读操作延迟较高，数据读取速率不足的问题。

公开(公告)号：CN114822637A

公开(公告)日：2022-07-29

申请号：CN202210638677.2

申请日：2022-06-08

申请人： 安徽大学

发明人： 戴成虎 ,  杜园园 ,  高珊 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  郑好

IPC分类号： G11C11/417

摘要： 本发明涉及一种基于10T‑SRAM单元的电路结构、芯片及模块。10T‑SRAM单元包括NMOS晶体管N0~N7和PMOS晶体管P0~P1，P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。

公开(公告)号：CN110794909B

公开(公告)日：2021-06-04

申请号：CN201911074924.5

申请日：2019-11-05

申请人： 安徽大学

发明人： 杜凯旋 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  黎轩 ,  高珊 ,  陈军宁

IPC分类号： G05F1/56

摘要： 本发明公开了一种输出电压可调的超低功耗电压基准源电路，包括：依次连接的偏置电流模块、阈值电压差产生模块、以及输出电压调节模块；其中：所述偏置电流模块通过NMOS管实现，NMOS管的阈值电压低于设定值，且NMOS管工作在亚阈值区；所述阈值电压差产生模块，采用了NMOS管阈值电压差来产生基准电压；所述输出电压调节模块，通过宽长比调节电路降低输出的基准电压。其具有超低功耗、面积小和输出基准电压可调的优点。

公开(公告)号：CN110995161A

公开(公告)日：2020-04-10

申请号：CN201911250609.3

申请日：2019-12-09

申请人： 安徽大学

发明人： 吴秀龙 ,  余飞龙 ,  彭春雨 ,  卢文娟 ,  蔺智挺 ,  黎轩 ,  高珊 ,  陈军宁

IPC分类号： H03B5/24

摘要： 本发明公开了一种频率可调的基于RC的环形振荡器电路，包括电压跟随器、6-BIT电容阵列、电阻R1和R2、六个反相器，电压跟随器包括两个NMOS晶体管N6和N7、二极管D1、滤波电容C7和电阻R0，该电压跟随器与反相器阵列的VDD相连；六个反相器组成反相器阵列；6-BIT电容阵列和电阻R1、R2串联形成RC网络，电阻R1的左端N点经过三个串联的反相器INV1、INV2、INV3到6-BIT电容阵列左端G点形成一个回路，电阻R2和6-BIT电容阵列的公共端M点经过另外三个串联的反相器INV4、INV5、INV0到电阻R1的左端N点形成另一个回路。该电路采用反相器构成环形电路，功耗极低且面积很小。

公开(公告)号：CN1953206A

公开(公告)日：2007-04-25

申请号：CN200610097014.5

申请日：2006-10-27

申请人： 安徽大学

发明人： 陈军宁 ,  柯导明 ,  徐超 ,  代月花 ,  高珊 ,  孟坚 ,  吴秀龙

IPC分类号： H01L29/772 ,  H01L29/78 ,  H01L29/808 ,  H01L29/49

摘要： 同质复合栅场效应晶体管，由栅端、源端、漏端和衬底构成场效应晶体管本体，在栅端与衬底之间为绝缘层，沟道形成在源端与漏端之间衬底上，源端在沟道左端延伸为浅源延伸区，漏端在沟道右端延伸为浅漏延伸区；其特征是栅端设置为同质复合栅，多晶硅栅，多晶硅栅的左右两部分分设为不同的导电类型，朝向源端的栅左部为P型多晶硅栅，朝向漏端的栅右部为N型多晶硅栅。本发明既可以得到很高的射频MOSFET驱动电流、跨导和截止频率，同时器件漏漂移区末端的最大场强、热电子效应和短沟道效应又可以得到很大的缓解。

公开(公告)号：CN207939495U

公开(公告)日：2018-10-02

申请号：CN201820476724.7

申请日：2018-04-04

申请人： 安徽大学

发明人： 彭春雨 ,  黄家提 ,  孔令雨 ,  赵强 ,  吴秀龙 ,  蔺智挺 ,  高珊 ,  陈军宁

IPC分类号： H03K19/003

摘要： 本实用新型公开了一种辐射加固的高性能DICE锁存器，在传统DICE锁存器基础上增加4个PMOS晶体管，利用源隔离技术来提高锁存器的抗多节点翻转的能力。相比MDICE锁存器结构，面积、延迟和功耗都有减少，尤其存储‘1’时延迟有很大地减小。相比其他加固结构，辐射加固的高性能DICE锁存器在提高抗多节点翻转能力的同时，对面积、延迟和功耗进行了一定的折中。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN207833929U

公开(公告)日：2018-09-07

申请号：CN201820411822.2

申请日：2018-03-26

申请人： 安徽大学

发明人： 彭春雨 ,  孔令雨 ,  卢文娟 ,  王永俊 ,  吴秀龙 ,  蔺智挺 ,  高珊 ,  陈军宁

IPC分类号： G11C7/06

摘要： 本实用新型公开了一种失调电压自适应数字校准型灵敏放大器，是一种可以有效降低失调电压的灵敏放大器电路结构，该结构利用简单的外围电路实现灵敏放大器失调电压的校准补偿以及补偿状态锁存操作，达到了大幅度降低失调电压的目的；同时由于失调电压的降低，有效的提升了静态随机存储器读取电路的设计裕度，进而降低了单元读取时产生的功耗消耗，并提升了静态随机存储器的数据读取速度。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN202549311U

公开(公告)日：2012-11-21

申请号：CN201220074935.0

申请日：2012-03-02

申请人： 安徽大学

发明人： 谭守标 ,  吴秀龙 ,  柏娜 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  高珊 ,  李瑞兴

IPC分类号： G11C11/413

摘要： 一种SRAM位线漏电流补偿电路，作为SRAM电路的辅助电路，设有两个完全相同的补偿电路共同实现对SRAM主电路的辅助补偿。每个补偿电路设有两个输入∕输出端，一个控制信号CON，用于控制位线漏电流补偿电路的工作模式，每个电流补偿电路包括5个PMOS管和6个NMOS管，补偿电路在正常工作状态下通过检测主电路中两根位线上的电位变化率的变化情况，自动让主电路中放电较慢的一端位线信号放电更慢，让主电路中放电较快的一端位线信号放电更快，从而消除SRAM位线上较大漏电流对主电路的影响，为后续电路信号的正确识别提供帮助。