-
公开(公告)号：CN102214611B
公开(公告)日：2012-10-10
申请号：CN201110139305.7
申请日：2011-05-27
Applicant: 北京大学
IPC: H01L21/8238 , H01L21/762 , B82B3/00
Abstract: 本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积与Si有高刻蚀选择比的材料；定义Fin硬掩膜；形成Si Fin条；淀积多晶硅；注入多晶硅；淀积SiN；定义沟道和大源漏区；形成Si Fin和大源漏；淀积SiN；刻蚀SiN形成SiN侧墙；氧化形成纳米线；形成悬空纳米线；形成栅氧化层；淀积多晶硅；注入多晶硅；光刻定义栅线条；通过刻蚀将光刻胶上的图形转移到多晶硅上；腐蚀SiN；淀积SiO2，形成空气侧墙；退火激活杂质；采用常规CMOS后端工艺完成后续流程，完成器件制备。本发明提供的方法与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
-
公开(公告)号：CN102214595B
公开(公告)日：2012-10-10
申请号：CN201110139058.0
申请日：2011-05-26
Applicant: 北京大学
IPC: H01L21/762 , H01L21/8238 , B82B3/00
CPC classification number: H01L29/78696 , H01L21/76289 , H01L29/0673 , H01L29/42392 , H01L29/66772
Abstract: 本发明提供了一种空气为侧墙的围栅硅纳米线晶体管的制备方法，包括：隔离并淀积SiN；淀积SiO2；定义沟道区和大源漏区；将光刻胶上的图形转移到SiN和SiO2硬掩膜上；淀积与Si有高刻蚀选择比的材料；定义Fin条；形成Fin和大源漏的硬掩膜；形成Si Fin条和大源漏；淀积SiN；刻蚀SiN，形成SiN侧墙；氧化，形成纳米线；去除氧化层，形成悬空纳米线；形成栅氧化层；淀积多晶硅；定义栅线条；将光刻胶上的图形转移到多晶硅上；多晶硅和源漏注入；湿法腐蚀SiN；淀积SiO2，形成空气侧墙；退火激活杂质；完成器件制备。本发明的方法，与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
-
公开(公告)号：CN102353886A
公开(公告)日：2012-02-15
申请号：CN201110188149.3
申请日：2011-07-05
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种场效应晶体管自加热效应的温度的测量方法。本发明的测量方法使用亚阈电流作为温度计，通过编写栅端、源端和漏端的偏压波形，使器件电流在亚阈电流Isub和开态电流Ion之间切换，电流方向在源端和漏端之间切换，检测亚阈电流的变化值，最终得到源端和漏端的温度。本发明的测量方法简单，可以得到晶体管正常工作时源端和漏端的温度，以及晶体管正常工作时，晶体管的自加热效应导致晶体管的源区和漏区的温度提高的大小，且不需要设计特殊的测试结构。此外，该测量方法还能用于表征晶体管间热耦合对晶体管的源端和漏端的温度的影响。测试得到的源端和漏端的温度能够有效用于晶体管的可靠性及性能的分析中，有利于晶体管及芯片的设计及优化。
-
公开(公告)号：CN102353882A
公开(公告)日：2012-02-15
申请号：CN201110153759.X
申请日：2011-06-09
Applicant: 北京大学
IPC: G01R31/26
CPC classification number: G01R31/2642 , G01R31/2621 , H01L22/14 , H01L22/34
Abstract: 本发明公布了一种半导体器件的栅介质层陷阱密度和位置的测试方法。所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积(有效沟道面积小于0.5平方微米)半导体器件栅介质层中陷阱密度和二维的陷阱位置。本发明尤其适用于超小面积器件(有效沟道面积小于0.05平方微米)的测试。本方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况；本方法要求设备简单，测试结构简单，测试成本低廉；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。
-
公开(公告)号：CN102214611A
公开(公告)日：2011-10-12
申请号：CN201110139305.7
申请日：2011-05-27
Applicant: 北京大学
IPC: H01L21/8238 , H01L21/762 , B82B3/00
Abstract: 本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积与Si有高刻蚀选择比的材料；定义Fin硬掩膜；形成Si Fin条；淀积多晶硅；注入多晶硅；淀积SiN；定义沟道和大源漏区；形成Si Fin和大源漏；淀积SiN；刻蚀SiN形成SiN侧墙；氧化形成纳米线；形成悬空纳米线；形成栅氧化层；淀积多晶硅；注入多晶硅；光刻定义栅线条；通过刻蚀将光刻胶上的图形转移到多晶硅上；腐蚀SiN；淀积SiO2，形成空气侧墙；退火激活杂质；采用常规CMOS后端工艺完成后续流程，完成器件制备。本发明提供的方法与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
-
Patent Agency Ranking
公开(公告)号：CN102213693A
公开(公告)日：2011-10-12
申请号：CN201110087463.2
申请日：2011-04-08
Applicant: 北京大学
IPC: G01N27/60
Abstract: 本发明提供一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法，该半导体器件测试结构为三栅结构，两侧栅窄而中间栅宽，三个栅控制半导体器件测试结构的沟道的不同区域，达到精确控制电荷走向的目的。利用本发明半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出器件栅介质的质量情况，得出栅介质各种不同材料、不同工艺下的陷阱分布情况；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试；操作与经典的可靠性测试(电荷泵)兼容，简单易操作，非常适用于新一代围栅器件制造过程中的工艺监控和成品质量检测，同时，也适用于其他无衬底引出器件。
-
公开(公告)号：CN102208351A
公开(公告)日：2011-10-05
申请号：CN201110139383.7
申请日：2011-05-27
Applicant: 北京大学
IPC: H01L21/336 , B82Y40/00
Abstract: 本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积SiO2；定义纳米线区域和大源漏区域；将光刻胶上的图形转移到SiO2硬掩膜上；淀积与Si有高刻蚀选择比的材料A；定义Fin硬掩膜；将光刻胶上的图形转移到材料A硬掩膜上；源漏注入；形成Si Fin和大源漏；形成纳米线；定义沟道区；将光刻胶上露出来区域的材料A去除；将光刻胶露出来区域的SiO2去除；形成栅氧化层；淀积多晶硅；多晶硅注入；淀积SiN；定义栅线条；形成栅线条；淀积SiN；形成SiN侧墙；淀积和化学机械抛光SiO2；湿法腐蚀SiN；淀积SiO2；退火；完成器件制备。本发明空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
-
公开(公告)号：CN102097296A
公开(公告)日：2011-06-15
申请号：CN201010506128.7
申请日：2010-10-09
Applicant: 北京大学
IPC: H01L21/02 , H01L21/3065 , G03F7/00 , G03F7/20 , B82Y40/00
CPC classification number: B82Y40/00
Abstract: 本发明公开了一种半导体纳米圆环的制备方法，该方法首先在半导体衬底上涂正性光刻胶，然后基于泊松衍射的原理，通过微米级直径的圆形掩膜版对光刻胶进行曝光，得到圆环形的光刻胶，再在圆环形光刻胶的保护下对衬底进行等离子体刻蚀，在衬底表面形成壁厚为纳米尺寸的圆环形结构。本发明采用微米尺寸的光刻设备和微米尺寸的圆形掩膜制备出纳米尺寸的圆环形结构，克服了对先进光刻技术的依赖，从而有效降低了圆环形纳米结构的制备成本。
-
公开(公告)号：CN106531681B
公开(公告)日：2019-04-02
申请号：CN201510578208.6
申请日：2015-09-11
Applicant: 北京大学
IPC: H01L21/762
Abstract: 本发明公开了一种实现集成电路中半导体器件隔离的方法，该方法结合热氧化与淀积技术，先形成半导体器件的有源区；然后填充高深宽比间隙形成窄STI隔离；最后再填充低深宽比间隙形成宽STI隔离。本发明的优点如下：无论对于微米尺度的间隙还是技术节点为亚45nm的高深宽比间隙，都具有优异的间隙填充能力，填充质量好，不会产生空洞和裂缝；填充速率快，且稳定可控；不存在HDP‑CVD对衬底的刻蚀损伤；对间隙的截面形貌没有依赖性；完全和体硅CMOS工艺相兼容，工艺简单，成本代价小。
-
公开(公告)号：CN106328806B
公开(公告)日：2018-10-19
申请号：CN201610751139.9
申请日：2016-08-29
Applicant: 北京大学
Abstract: 本发明提供一种基于磁阻效应的电子器件开关，该开关包括有源层、隔离层和控制线；其中，有源层包括源电极、漏电极以及连接二者的导电沟道；隔离层覆盖有源层；在隔离层上形成与导电沟道方向一致的控制线。当控制线中无电流流过时，不激发磁场，有源层中的电流从源电极流经导电沟道，从漏电极流出，导电沟道中的电子不受洛伦兹力影响，无磁阻现象，开关处于开态；当控制线中有电流流过时，激发出环形磁场，此时导电沟道中的电子受到洛伦兹力的影响，发生偏转而与沟道表面间的散射加剧，致使载流子沿沟道方向的速度损失，出现磁阻现象，有源层中的电流被关断，开关处于关态。与现有技术相比，本发明具有良好的抗辐射性、开关效率高。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.021 seconds)
