公开(公告)号：CN101719498B

公开(公告)日：2011-09-07

申请号：CN200910199720.4

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/16 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L27/1211 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/845 ,  H01L29/42392

Abstract: 本发明公开了一种混合材料反型模式圆柱体全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区，其特征在于：所述的第一沟道及第二沟道均为圆柱体，且具有不同的半导体材料，所述的第一沟道为n型的Ge材料，所述的第二沟道为p型的Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用圆柱体全包围栅结构，高介电常数栅介质和金属栅，可避免多晶硅栅耗尽及短沟道效应等。

公开(公告)号：CN101771052B

公开(公告)日：2011-08-03

申请号：CN200910200965.4

申请日：2009-12-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  陈静

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/7841 ,  G11C11/404 ,  G11C2211/4016 ,  H01L27/10802

Abstract: 本发明公开了一种浮体动态随机存储器的单元结构及其制作工艺。其结构包括位于埋层氧化层上的P型半导体区、位于P型半导体区上的N型半导体区以及位于N型半导体区上的栅极区，N型半导体区、P型半导体区四周设有电隔离区。利用隔离的浮体栅二极管作存储节点，通过带与带间的隧道穿透，电子在浮体积聚定义为第一种存储状态；通过PN结正向偏置，电子从浮体发射出去或者空穴注入到浮体，定义为第二种存储状态；这两种状态造成浮体栅二极管(N+/P+)正向开启电压的差异，通过电流的大小可以感知。本发明是一种高效低功耗高密度栅二极管(N+/P+)浮体存储器单元，具备制作工艺简单、集成密度高、成本低廉及可靠性高等优点。

公开(公告)号：CN102104048A

公开(公告)日：2011-06-22

申请号：CN200910201331.0

申请日：2009-12-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  宁冰旭 ,  薛忠营 ,  肖德元 ,  王曦

IPC: H01L27/12 ,  H01L29/78 ,  H01L23/60 ,  H01L21/84 ,  H01L21/336

CPC classification number: H01L27/0266

Abstract: 本发明公开了一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。本发明使泄露电流能够下沉至SOI衬底，且通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。

公开(公告)号：CN101916726A

公开(公告)日：2010-12-15

申请号：CN201010220198.6

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/3205 ,  H01L29/78

CPC classification number: H01L29/78654 ,  H01L29/78612

Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构的制作方法。本发明方法制作的SOI MOS结构，其有源区包括：体区、N型源区、N型漏区、重掺杂P型区；其N型源区由硅化物和与之相连的N型Si区两部分组成；所述重掺杂P型区位于硅化物与绝缘埋层之间，并分别与硅化物、体区、绝缘埋层及浅沟槽隔离结构相接触。制作时先通过离子注入的方法形成重掺杂P型区，再在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与下方的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOI MOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101726274A

公开(公告)日：2010-06-09

申请号：CN200910199726.1

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: G01B21/02 ,  G01R31/26

Abstract: 本发明提供一种确定MOSFET器件BSIM模型参数宽度偏移量Wint的方法。首先利用半导体参数测试仪测量至少3个拥有相同沟道长度、不同沟道宽度的MOSFET器件的Ids-Vds输出特性；然后求出漏极电流Ids对漏极电压Vds的二阶导数Ids″；通过延长Ids″与MOSFET沟道设计宽度Wdrawn的曲线便可容易得到准确的MOSFET器件的宽度偏移量Wint。

公开(公告)号：CN101719500A

公开(公告)日：2010-06-02

申请号：CN200910199722.3

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/16

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/0688 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。

公开(公告)号：CN101719499A

公开(公告)日：2010-06-02

申请号：CN200910199721.9

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/16

CPC classification number: H01L21/84 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/12 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料积累型圆柱体全包围栅CMOS场效应晶体管，其包括：具有p沟道的PMOS区域、具有n沟道的NMOS区域及栅区，其特征在于：所述的p沟道及n沟道均为圆柱体，且具有不同的半导体材料，所述的p沟道为Ge材料，所述的n沟道为Si材料；栅区域将所述p沟道及n沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个圆柱形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。

公开(公告)号：CN101777564B

公开(公告)日：2011-06-15

申请号：CN200910200721.6

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L29/78 ,  H01L29/41 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/1211 ,  H01L21/845

Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件，包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。本发明占用面积小，版图层数少，工艺简单，敞开的体区能够完全避免传统SOI CMOS器件的浮体效应，并方便对寄生电阻、电容的测试。

公开(公告)号：CN101710585B

公开(公告)日：2011-04-27

申请号：CN200910199725.7

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/04 ,  H01L29/10

CPC classification number: H01L29/78696 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/1203 ,  H01L29/42392

Abstract: 本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。

公开(公告)号：CN101710576B

公开(公告)日：2011-03-16

申请号：CN200910200126.2

申请日：2009-12-08

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 王曦 ,  薛忠营 ,  张苗 ,  肖德元 ,  魏星

IPC: H01L21/762

Abstract: 本发明涉及一种通过氧离子注入退火制备绝缘体上锗材料的方法。该方法首先在硅衬底上外延SiGe合金层；然后在SiGe合金层上外延Si薄层；通过两次不同剂量的氧离子注入，使注入的氧离子集中在硅衬底的上部，于硅衬底与SiGe合金层交界处形成氧离子聚集区；先后在不同含氧气氛中进行第一、第二次退火，使氧离子聚集区氧化形成SiO2，顶层Si薄层也氧化为SiO2，再在纯氧气气氛中退火，进一步提高SiGe层中锗的含量，然后在纯氮气气氛中退火，使SiGe层中Ge的分布更均匀，最后用纯氧气和纯氮气交替进行退火，最终SiGe合金中的Si完全被氧化为SiO2，将顶层的SiO2腐蚀掉，就形成了绝缘体上锗材料。