-
公开(公告)号：CN101159259A
公开(公告)日：2008-04-09
申请号：CN200710048038.6
申请日：2007-11-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L25/00 , H01L25/065 , H01L23/498 , H01L21/50 , H01L21/60 , H01L21/56
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15159 , H01L2924/15311 , H01L2924/19106 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提出了一种基于印制电路板实现三维立体高密度封装的多芯片模块结构(3D－MCM)。在封装基板上加工制作出独特的腔体结构，用于放置芯片和分布电路连接走线，从而形成立体封装结构。回型球栅阵列(BGA)的引脚输出形式的设计，既满足了对模块I/O数目的要求又为腔体的设计提供了空间。多个芯片的互连采用了传统的引线键合和新型的芯片倒装方法相结合的方式。这种多芯片模块集多种封装技术于一体，有效地提高了封装密度，减少了封装尺寸，缩短了互连距离。
-
公开(公告)号：CN104392939B
公开(公告)日：2017-09-01
申请号：CN201410581802.6
申请日：2014-10-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/60 , H01L23/485
Abstract: 本发明提供一种纳米孪晶铜再布线的制备方法，包括步骤：1）于基片上制备钝化层，并光刻出用于与芯片极板互联的窗口；2）于钝化层表面及所述互联窗口中形成种子层；3）于种子层表面形成纳米孪晶铜再布线的光刻胶图形，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层；4）去除光刻胶图形，并腐蚀掉多余的种子层。本发明采用脉冲电镀辅以快速退火处理，依靠脉冲电镀形成的大内应力驱使铜再结晶，形成高密度纳米孪晶再布线。本发明采用的电流密度低，采用当前设备即可，和现有的IC工艺完全兼容，属于圆片级封装工艺，效率高，成本低。制备的纳米孪晶铜综合力学性能优良，可以大幅缩减再布线尺寸到10um左右，且具有较高的热机械可靠性。
-
公开(公告)号：CN106876294A
公开(公告)日：2017-06-20
申请号：CN201710124083.9
申请日：2017-03-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/60
Abstract: 本发明提供一种纳米孪晶铜布线层的制备方法，包括步骤：1）于基片上制备第一钝化层，并于第一钝化层内形成用于与基片上器件结构互联的互联窗口；2）于第一钝化层表面及互联窗口中形成种子层；3）于种子层表面形成光刻胶层，在光刻胶层内形成定义出纳米孪晶铜布线层形状的图形窗口；4）以图形化处理后的光刻胶层为掩膜，于裸露的种子层表面形成布线铜层；5）将得到的结构进行退火处理。本发明制备方法和现有半导体工艺相兼容，生产效率高，生产成本低，且制备的纳米孪晶铜布线层的力学性能及电学性能优良，热稳定性好，可以大幅度提高布线层的可靠性，且可以大面积地制备，适合当前半导体制造的发展方向。
-
公开(公告)号：CN103199026B
公开(公告)日：2017-04-19
申请号：CN201210006294.X
申请日：2012-01-10
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L2224/48091 , H01L2924/00014
Abstract: 本发明涉及一种采用非对准键合工艺来制作TSV的电镀方法，其特征是利用晶圆带有两条平行切边的特点，将TSV晶圆与支撑晶圆带有金层的面相对、圆心重合但晶圆不重合后进行Au‑Au键合。键合后用铜导电胶带与电镀引线夹具连接实现TSV电镀填充。其工艺步骤为：在已刻蚀出TSV的TSV晶圆的背面和裸支撑晶圆的一面上分别先后溅射一层TiW和Au层；将TSV晶圆的Au层面与裸支撑晶圆的Au层面相对并且完全重合，然后将其中一片晶圆以圆心为中心旋转90度，另一片不动，然后在保证圆心重合后升温加压进行Au‑Au键合。然后用铜导电胶带分别贴住露出的四个切边部位的种子层，引到键合晶圆的正面，电镀引线夹具导电胶带接触实现TSV电镀填充，并将导电胶带撕掉去除。
-
公开(公告)号：CN103887601B
公开(公告)日：2015-10-28
申请号：CN201210559635.6
申请日：2012-12-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种折叠槽天线结构及其制作方法，通过在硅衬底上涂覆具有流动性的低介电常数的有机介电材料并固化作为天线的介质基板，在该基板上制作折叠槽天线图形，并在天线图形下方对应的区域刻蚀所述硅衬底形成介质空腔。介质空腔的刻蚀方法为：在制作天线图形前，先用低成本的湿法KOH刻蚀，做完天线后采用DRIE干法刻蚀剩下的硅薄膜。本发明的折叠槽天线克服了硅基集成天线介质基板较薄的缺点，显著增加了天线的带宽并提高了天线的性能，可以使天线带宽增加到15%以上。本发明的制作流程与埋置型芯片封装兼容，所制作出来的天线可以和芯片一起封装，减小了信号线的传输距离，从而减小了损耗。同时，天线与芯片集成在一起，提高了可靠性，减小了体积，符合现代集成电路封装的趋势。
-
Patent Agency Ranking
公开(公告)号：CN103065985B
公开(公告)日：2015-04-22
申请号：CN201110324631.5
申请日：2011-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/60 , H01L21/768
Abstract: 本发明涉及一种双面布线封装的圆片级大厚度光敏BCB背面制作方法，其特征在于在制作好晶圆正面之后，在背面先进行表面处理，先涂覆BCB的增粘剂，再涂覆厚度大于20μm的光敏BCB，使用烘箱进行前烘，光刻后将BCB再次放入烘箱进行显影前软烘，根据显影检测工艺确定显影时间并显影，甩干或吹干，进行显影后软烘，最后放入烘箱进行固化，等离子体处理残胶。使用穿硅通孔TSB作为双面布线的连线，形成层间互连，层间互连是由背面光敏BCB光刻显形形成锥台形通孔。所述的方法适用于高频应用，运用这种方法，可在晶圆正面制造有源或无源器件之后，直接在背面BCB介质层上集成微波无源器件，而不占用晶圆正面的面积，不影响正面器件的性能，与集成电路工艺相兼容。
-
公开(公告)号：CN102097672B
公开(公告)日：2015-04-22
申请号：CN201010522672.0
申请日：2010-10-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01P11/00 , H01L21/768 , H01P3/06
Abstract: 本发明涉及一种用于微波频段穿硅同轴线的制作方法，其特征在于在硅片(1)的A面氧化层上光刻出同轴线图形，使用深反应离子体刻蚀工艺刻蚀出同轴线通孔，同轴线通孔的深度小于硅片的厚度；在硅片(2)的A面上溅射种子层，再覆盖一层光敏BCB，经过光刻得到同轴线的电镀图形，然后使用BCB键合工艺将硅片(1)和(2)的A面对准并低温键合；使用化学机械抛光工艺将硅片(1)的B面研磨至露出通孔，电镀同轴线；最后将硅片(2)从B面磨掉，去除种子层金属。本发明采用光刻等与微电子工艺相兼容的圆片级工艺，保证了传输线的精度，能实现大批量制造。该穿硅同轴传输线降低了高密度三维封装中信号在通过硅片时微波性能受到的影响，避免了穿硅传输线损耗过大。
-
公开(公告)号：CN104519661A
公开(公告)日：2015-04-15
申请号：CN201310465129.5
申请日：2013-10-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种电容电感复合结构的制造方法，至少包括以下步骤：S1：提供一基板，采用溅射法或蒸发法在所述基板上形成一金属层；S2：以所述金属层的一部分作为电容下极板制作电容，以所述金属层的另一部分作为电感的电镀种子层制作电感。本发明的电容电感复合结构中，电容下极板与电感的电镀种子层采用同一层金属，具有结构简单、可靠性高并有利于小型化的优点。本发明利用电镀金属的种子层作为电容下极板制作电容，同时形成电感，无需制造额外的金属层作为电容下极板，工艺步骤简单，采用了更少的光刻次数，有效降低了制造成本，在集成无源器件领域有很大潜力。
-
公开(公告)号：CN104392939A
公开(公告)日：2015-03-04
申请号：CN201410581802.6
申请日：2014-10-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/60 , H01L23/485
CPC classification number: H01L21/76879 , H01L21/76873 , H01L21/76883
Abstract: 本发明提供一种纳米孪晶铜再布线的制备方法，包括步骤：1）于基片上制备钝化层，并光刻出用于与芯片极板互联的窗口；2）于钝化层表面及所述互联窗口中形成种子层；3）于种子层表面形成纳米孪晶铜再布线的光刻胶图形，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层；4）去除光刻胶图形，并腐蚀掉多余的种子层。本发明采用脉冲电镀辅以快速退火处理，依靠脉冲电镀形成的大内应力驱使铜再结晶，形成高密度纳米孪晶再布线。本发明采用的电流密度低，采用当前设备即可，和现有的IC工艺完全兼容，属于圆片级封装工艺，效率高，成本低。制备的纳米孪晶铜综合力学性能优良，可以大幅缩减再布线尺寸到10um左右，且具有较高的热机械可靠性。
-
公开(公告)号：CN102241388B
公开(公告)日：2015-02-18
申请号：CN201110129333.0
申请日：2011-05-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提出了一种基于Chip to Wafer叠层方式的MEMS圆片级三维混合集成封装结构及方法，其特征在于通过玻璃浆料低温键合实现MEMS器件圆片和硅盖板圆片的键合，实现圆片级气密/真空封装，完成MEMS器件可动部件的保护；采用Chip to Wafer叠层方式在硅盖板圆片表面贴装互连ASIC等CMOS芯片，实现ASIC等CMOS芯片与MEMS器件圆片的三维混合集成；将分立的集成微系统贴装在低成本的有机基板上，采用引线键合方式完成CMOS芯片、MEMS器件和基板的多层互连，并采用围坝(Dam)方式灌注(Fill)低应力塑封料以保护集成微系统，提高环境可靠性。从而形成高密度、易加工、低成本、低应力和高可靠性的MEMS圆片级三维混合集成封装结构。
-
-
-
-
-
-
-
-
-
Search Results
140
records
(took 0.082 seconds)
