-
公开(公告)号：CN110350026A
公开(公告)日：2019-10-18
申请号：CN201910634642.X
申请日：2019-07-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L23/64 , H01L21/762
Abstract: 本发明公开了一种基于SOI衬底的电容隔离结构及其制备方法，所述结构包括：SOI硅片，包括依次叠加的衬底硅、埋氧层和顶层硅；顶层硅包括第一硅岛和第二硅岛，第一硅岛用于制备低压端电路，第二硅岛用于制备高压端电路；隔离槽，设置在第一硅岛和第二硅岛之间；所述隔离槽的底部设置屏蔽层，所述屏蔽层上设置屏蔽介质层，所述屏蔽介质层上设置隔离电容下极板，所述隔离电容下极板与第一硅岛电连接；第一介质层，覆盖隔离电容下极板、第一硅岛和第二硅岛；第二介质层，设置在第一介质层上，第二介质层的顶部设置隔离电容上极板，隔离电容上极板与第二硅岛电连接，本发明无需额外的厚膜介质工艺，实现单芯片高压隔离，节约了成本和制备流程。
-
公开(公告)号：CN105827224B
公开(公告)日：2018-09-25
申请号：CN201610150613.2
申请日：2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/687
Abstract: 本发明提供一种高压模拟集成开关电路，包括并联的第一、第二模拟子开关，所述第一模拟子开关包括第一n型DMOS管、第二n型DMOS管及第一驱动电路，所述第一n型DMOS管的源极连接第二n型DMOS管的源极，漏极连接电路输入端，栅极连接第一驱动电路，所述第二n型DMOS管的漏极连接电路输出端，栅极连接第一驱动电路；所述第二模拟子开关包括第一p型DMOS管、第二p型DMOS管、第二驱动电路及第三驱动电路；所述第一p型DMOS管的漏极连接第二p型DMOS管的漏极，源极连接电路输入端，栅极连接第二驱动电路，所述第二p型DMOS管的源极连接电路输出端，栅极连接第三驱动电路。本发明的控制电路与信号通路不直接连通，抗干扰能力强，本发明的开关电路可以实现轨到轨输出。
-
公开(公告)号：CN102956467B
公开(公告)日：2015-06-03
申请号：CN201110240276.3
申请日：2011-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/285 , H01L21/336
Abstract: 本发明提供一种在石墨烯表面制备栅介质的方法，包括：提供半导体衬底，所述半导体衬底上生成有石墨烯层；利用在反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂而与金属源反应生成金属氧化物薄膜，作为高k栅介质层；所述金属氧化物薄膜为ⅢA族金属氧化物、ⅢB族稀土氧化物、ⅣB族过渡金属氧化物中的其中一种、或者它们的二元及二元以上的氧化物中的任一种。相较于现有技术，本发明可以在石墨烯表面生成均匀性和覆盖率较高的高k栅介质，且在生成过程中不会破坏石墨烯晶体结构及引入缺陷，提高由所述石墨烯制备的产品（例如石墨烯基场效应晶体管）的器件性能。
-
公开(公告)号：CN102592974B
公开(公告)日：2014-07-02
申请号：CN201210075127.0
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/285
Abstract: 本发明提供一种高k介质薄膜的制备方法，在标准的RCA清洗法之前加入H2SO4、H2O2的清洗步骤，可以去除样品表面有机物，提高衬底表面的纯净度。在RCA清洗法之后再次用HF去除表面氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体处理Si表面的技术，在高K介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长高K介质薄膜，并原位对所述高K介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。本方法有利于减小界面缓冲层的厚度和界面粗糙度、抑制了衬底和薄膜之间的元素扩散、有利于减小等效栅氧厚度。
-
公开(公告)号：CN102254795B
公开(公告)日：2013-06-05
申请号：CN201110174062.0
申请日：2011-06-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 一种一维尺度受限的石墨烯纳米带的制备方法，包括：提供过渡金属基底；在过渡金属基底表面涂布光刻胶，形成光刻胶层；通过曝光显影将定义图案转移至光刻胶层，形成光刻胶图形；以光刻胶层为掩膜，在过渡金属基底内进行碳离子注入，形成碳离子注入区域；碳离子注入的注入角度是根据所需石墨烯宽度结合光刻胶层的掩膜厚度以及光刻胶图形的宽度计算得到的；去除光刻胶层；进行热退火处理，将碳原子从碳离子注入区域中析出重构，在过渡金属基底表面形成宽度接近甚至小于10nm的一维尺度受限的石墨烯纳米带。相比于现有技术，本发明通过计算以特定的注入角度进行碳离子注入，制备出石墨烯纳米带，具有制备精确、制备工艺流程简单、产量高的优点。
-
Patent Agency Ranking
公开(公告)号：CN102956467A
公开(公告)日：2013-03-06
申请号：CN201110240276.3
申请日：2011-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/285 , H01L21/336
Abstract: 本发明提供一种在石墨烯表面制备栅介质的方法，包括：提供半导体衬底，所述半导体衬底上生成有石墨烯层；利用在反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂而与金属源反应生成金属氧化物薄膜，作为高k栅介质层；所述金属氧化物薄膜为ⅢA族金属氧化物、ⅢB族稀土氧化物、ⅣB族过渡金属氧化物中的其中一种、或者它们的二元及二元以上的氧化物中的任一种。相较于现有技术，本发明可以在石墨烯表面生成均匀性和覆盖率较高的高k栅介质，且在生成过程中不会破坏石墨烯晶体结构及引入缺陷，提高由所述石墨烯制备的产品（例如石墨烯基场效应晶体管）的器件性能。
-
公开(公告)号：CN102593007A
公开(公告)日：2012-07-18
申请号：CN201210076796.X
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多P岛N沟道超结器件及其制备方法，所述的内嵌多P岛N沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的N型漂移区，位于所述N型漂移区一侧的P型体区，以及位于所述N型漂移区另一侧上的N型漏区，其中，所述N型漂移区中形成有多个互相间隔且平行排列的岛状P区，且各该岛状P区由N型源区朝N型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状P区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN101944505B
公开(公告)日：2012-06-27
申请号：CN201010220360.4
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/77 , H01L21/316
CPC classification number: H01L21/84 , H01L29/0653 , H01L29/402 , H01L29/66681 , H01L29/7824
Abstract: 本发明的具有沟槽结构的SOI高压功率器件芯片的制备方法，首先在SOI基板表面开设凹陷区和至少一隔离沟槽，再在凹陷区填充氧化物，并对隔离沟槽和待制备低压器件的局部区域同时进行氧化，使相对于所述隔离沟槽部位的残余顶层硅部分全部被氧化，接着再将隔离沟槽填充满氧化物，随后进行掺杂、淀积在内的一系列处理后分别形成作为高压功率器件河低压器件漏极、源极和栅极的P型区域、N型区域以及栅极区域，随后再淀积一氧化层，使得处于SOI基板的顶层硅两侧的氧化物的厚度接近一致，以形成对称结构，最后再生成分别与各P型区域、N型区域及栅极区域相接触的各金属子区域，由此可形成耐700V以上高压的多器件芯片。
-
公开(公告)号：CN101924030B
公开(公告)日：2012-06-27
申请号：CN201010231639.2
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/283
Abstract: 本发明公开了一种改善高阻SOI衬底上高介电常数栅介质性能的方法，该方法包括以下步骤：步骤一，将高阻SOI衬底进行预处理，然后装入薄膜沉积腔内；步骤二，在高阻SOI衬底的上表面原位生长厚度不大于1nm的Al2O3薄膜；步骤三，在所述Al2O3薄膜上原位生长厚度不大于30nm的HfO2薄膜；步骤四，在所述HfO2薄膜上原位沉积吸氧金属盖帽层；步骤五，退火处理。本发明抑制了界面层生长，有利于高k栅介质等效栅氧厚度的减薄，提高了高k栅介质的结晶温度，减少了界面层厚度和界面态密度，改善了高阻SOI上高k栅介质的电学性能。
-
公开(公告)号：CN102254821A
公开(公告)日：2011-11-23
申请号：CN201110192523.7
申请日：2011-07-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334 , H01L29/94
Abstract: 本发明提供一种基于SOI材料的MOS电容器及其制作方法，该方法是提供一具有顶层、隐埋氧化层、衬底层的SOI基板，在该顶层上光刻出多个硅岛，在去除硅岛表面的光刻胶及自然氧化层后，在该顶层上生长高k栅介质层，刻蚀该高k栅介质层以形成多个分别堆叠于各该硅岛上的高k栅介质岛，然后在该硅岛及高k栅介质岛上沉积电极薄膜层；最后刻蚀该电极薄膜层，以形成多个上电极及下电极，且使上电极分别堆叠于各该高k栅介质岛上、下电极形成于硅岛的表面上，以便在SOI材料上验证高k栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.069 seconds)
