公开(公告)号：CN105206663A

公开(公告)日：2015-12-30

申请号：CN201510661083.3

申请日：2015-10-14

Applicant: 东南大学

Inventor： 刘斯扬 ,  周迁 ,  王宁 ,  魏家行 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/7786 ,  H01L29/0619

Abstract: 一种Si基AlGaN/GaN高电子迁移率晶体管，包括：Si基衬底，在Si基衬底上形成有AlN成核层，在AlN成核层上形成有本征GaN层，在本征GaN层上形成有AlGaN掺杂层；在所述AlGaN掺杂层中形成有栅氧化层，所述栅氧化层的下表面与本征GaN层的上表面相接触，在栅氧化层的上表面形成有栅极；在AlGaN掺杂层的上表面栅极的一侧形成有源极，在AlGaN掺杂层的上表面栅极的另一侧形成有漏极，在栅极、源极和漏极上形成有钝化层，且源极和漏极通过钝化层和栅极相隔离，其特征在于，在本征GaN层中形成有P型AlGaN掺杂区，所述P型AlGaN掺杂区位于栅极和漏极之间区域的下方。这种结构的优点在于保持器件频率特性和阈值电压基本不变的前提下，显著提高器件的击穿电压。

公开(公告)号：CN118884160A

公开(公告)日：2024-11-01

申请号：CN202411020914.4

申请日：2024-07-29

Applicant: 东南大学

Inventor： 魏家行 ,  曹钧厚 ,  吴团庄 ,  黄磊 ,  王晨露 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: G01R31/26

Abstract: 本发明公开了一种关于IGBT外延层的退化表征方法，包括：向器件栅极施加恒定的偏置电压并叠加小信号，对器件的集电极和发射极之间进行电压扫描；检测多个集电极和发射极偏置电压点下，栅极和集电极之间的电容值Cgc；计算出每个Vce值下的衬底电容Csub，并绘制Csub‑Vce曲线及1/C2sub‑Vce曲线，提取结型场效应区表面MOS电容Coj随Vce变化曲线；当器件由于应力发生退化后，计算此时的衬底电容Csub值并且绘制Csub‑Vce曲线及1/C2sub‑Vce曲线；对比器件退化前后曲线的漂移情况，分析计算缺陷电荷种类，位置和密度；本发明方法简便易行，可准确快速地测定器件外延层缺陷电荷。

公开(公告)号：CN117832273A

公开(公告)日：2024-04-05

申请号：CN202311748601.6

申请日：2023-12-19

Applicant: 东南大学

Inventor： 孙伟锋 ,  曹钧厚 ,  付浩 ,  魏家行 ,  刘斯扬 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明公开了一种低隧穿泄漏电流的功率器件及其制造方法。器件包括衬底及其上第一导电类型漂移区；位于漂移区上方的沟槽，漂移区及上方设有沟槽，且沟槽两侧设有异质材料区，异质材料区下方设有第二导电类型耐压区域，耐压区与沟槽间以漂移区隔开，沟槽内设有栅电极，栅电极下方设有对称分布的埋层电极，沟槽、栅电极、埋层电极间分别以介质层隔离，异质材料区上方设有源电极，其与沟槽内栅电极间以介质层隔开；衬底下方设有漏电极。本发明的优势在于，器件通过隧穿原理导通，有效降低导通电阻并避免了由寄生三极管引起的闩锁效应。埋层电极的引入降低了反向阻断时隧穿点电场强度，进而降低反向漏电流。同时对器件开关速度也有提升。

公开(公告)号：CN115394845A

公开(公告)日：2022-11-25

申请号：CN202211175790.8

申请日：2022-09-26

Applicant: 东南大学

Inventor： 魏家行 ,  朱旭东 ,  付浩 ,  隗兆祥 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明公开了一种隧穿功率器件及其制造方法。包括，N型衬底，N型外延层，倾斜侧壁的第一源极区，第一源极区下方设有P型区域，外延层上方设有栅氧化层和栅电极，栅电极的上方设有钝化层，第一源极区上表面设有第二源极区，衬底下表面设有漏极金属。本发明的优势在于，隧穿功率器件降低了器件关断时的漏电流；第一源极区与漂移区形成的肖特基接触改善了器件的第三象限特性，减小了器件的动态功耗；显著降低了功率器件的元胞宽度，具有更低的导通电阻，降低了器件的静态功耗；侧壁倾斜的第一源极区减弱了隧穿点的耗尽作用，同时削弱了静电屏蔽效应，提高了器件的正向导通电流。

公开(公告)号：CN110176498B

公开(公告)日：2022-06-14

申请号：CN201910366654.9

申请日：2019-04-30

Applicant: 东南大学

Inventor： 魏家行 ,  付浩 ,  赵航波 ,  刘斯扬 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/16 ,  H01L29/10 ,  H01L21/263 ,  H01L21/336 ,  H01L29/06

Abstract: 一种低导通电阻的沟槽碳化硅功率器件及其制造方法。其元胞结构包括，N型衬底，N型外延层，沟槽，沟槽侧壁设有石墨烯层，沟槽内部设有栅氧化层和多晶硅栅，多晶硅栅上方设有钝化层，沟槽两侧设有P型体区、N型源区和P型体接触区，石墨烯层下方设有P型屏蔽层，源区上表面设有源极金属，衬底下表面设有漏极金属。本发明使用电子束法，以金属和碳源气体辅助，在沟槽侧壁生长石墨烯层。本发明特征在于，沟槽侧壁的石墨烯层，降低了导通电阻。石墨烯层下方的屏蔽层，屏蔽了在器件关断状态时流过石墨烯层的电流，提升器件关断特性。使用了金属镍和碳源气体辅助生长石墨烯层，提高了石墨烯层的均匀性、厚度和生长速率。

公开(公告)号：CN112103346A

公开(公告)日：2020-12-18

申请号：CN202011136918.0

申请日：2020-10-22

Applicant: 东南大学

Inventor： 刘斯扬 ,  隗兆祥 ,  周华 ,  付浩 ,  严晓雯 ,  魏家行 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

Abstract: 本发明提出了一种具有高击穿电压的沟槽碳化硅功率器件，其器件结构包括，N型衬底，N型缓冲层，N型外延层，呈方形阵列排布的多晶硅栅，多晶硅栅的外围设有栅氧化层，栅氧化层两侧设有P型体区和N型源区，P型体区上方设有P型源区，N型源区、P型源区和P型外延柱的上方设有源极金属，N型衬底下表面设有漏极金属。本发明提出的三维器件结构的四个顶角设有P‑外延柱，该外延柱是在衬底外延过程中采用多次离子注入和外延工艺与N型外延层同步形成。P‑外延柱上方与源极金属直接相连，侧壁由栅氧化层与多晶硅栅隔离，底部与N型外延层接触。P‑外延柱的底部与N型外延层形成PN结，器件外接正向压降时，该PN结反偏，可以承受很强的电场，替栅氧化层分担了一部分电场，使沟槽拐角处栅氧化层内的电场强度降低，以提高功率碳化硅器件的击穿电压以及可靠性。

公开(公告)号：CN111668312A

公开(公告)日：2020-09-15

申请号：CN202010541971.2

申请日：2020-06-15

Applicant: 东南大学

Inventor： 魏家行 ,  周华 ,  付浩 ,  隗兆祥 ,  严晓雯 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

Abstract: 本发明提出一种低导通电阻沟槽碳化硅功率器件及制造工艺，其元胞含N型衬底，N型外延层，沟槽，沟槽内设栅氧层和多晶硅栅，沟槽两侧设有P型体区、N型源区和P+体接触区，沟槽下方设P屏蔽层，P屏蔽层侧设N型埋层。N型埋层制造工艺：N型衬底上外延生长N型漂移区第一部分，之上采用离子注入工艺形成P屏蔽层和N型埋层，继续外延形成N型漂移区第二部分，进行后续工艺流程。本发明于P屏蔽层两侧设有N型埋层，将电场尖峰下移，降低了沟槽拐角电场，降低了界面态密度和缺陷，提高了栅氧层可靠性；消除了下方N型埋层，降低了器件栅电荷，改善了开关特性，进一步提高了器件耐压。

公开(公告)号：CN106252400B

公开(公告)日：2019-06-18

申请号：CN201610835934.6

申请日：2016-09-20

Applicant: 东南大学

Inventor： 孙伟锋 ,  李秀军 ,  叶然 ,  魏家行 ,  杨翰琪 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 一种厚膜SOI‑LIGBT器件及其抗闩锁能力的提高方法，包括P型衬底，在P型衬底上设有一层埋氧化层，在埋氧化层上方有N型漂移区，N型漂移区的内部设有P型体区和N型缓冲区，在P型体区表面设有P型阴极接触区和n型阴极接触区，接触区与阴极接触金属层相连，在N型缓冲区的表面设有P型阳极接触区，接触区与阳极接触金属层相连，N型漂移区的表面有场氧化层和导电多晶硅栅极，在阴极接触区、阳极接触区、场氧化层和导电多晶硅栅极的表面设有钝化层，其特征在于，器件阴极外侧设有隔离槽，隔离槽中导电多晶硅与阴极接触区以及阴极金属层短接，此方法增大隔离槽中导电多晶硅与N型漂移区之间电势差，减少流经P型体区中横向沟道的空穴电流，实现了抗闩锁能力的提高。

公开(公告)号：CN106328700B

公开(公告)日：2019-03-12

申请号：CN201610705225.6

申请日：2016-08-22

Applicant: 东南大学

Inventor： 孙伟锋 ,  魏家行 ,  陈欣 ,  李秀军 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/778 ,  H01L29/06

Abstract: 一种增强型绝缘埋层AlGaN‑GaN高电子迁移率晶体管，包括：Si基衬底，在Si基衬底上形成有AlN成核层，在AlN成核层上形成有本征GaN层，在本征GaN层上形成有AlGaN掺杂层，在AlGaN掺杂层上表面形成栅绝缘层，在栅绝缘层上形成栅极，在AlGaN掺杂层上部形成源极且所述源极位于栅极的一侧，栅极的另一侧形成漏极，所述源极和漏极始于AlGaN掺杂层上部并止于本征GaN层内部，贯穿AlGaN掺杂层，在栅极、源极和漏极上形成有钝化层，其特征在于，在本征GaN层的内部设有绝缘层，所述绝缘层位于栅极正下方且始于AlGaN掺杂层下表面并止于AlN成核层上表面。

公开(公告)号：CN106340500B

公开(公告)日：2018-10-23

申请号：CN201610835860.6

申请日：2016-09-20

Applicant: 东南大学

Inventor： 刘斯扬 ,  叶然 ,  魏家行 ,  宋海洋 ,  王宁 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L23/367 ,  H01L23/48 ,  H01L23/49 ,  H01L25/16

Abstract: 一种具有不同截面直径焊线的功率模块，具有更低的工作结温以及更均匀的芯片温度分布，包括：散热底板，在散热底板上设有覆铜陶瓷基板，所述覆铜陶瓷基板包括陶瓷基板，在陶瓷基板的下表面上设有覆铜且覆铜设在散热底板的上表面上，在覆铜陶瓷基板上至少设有2个端子，所述端子连接于位于所述端子下方并设在陶瓷基板的上表面上的覆铜片上，在需要实现连接的两个端子中的一个端子下方的覆铜片上连接有功率芯片，所述功率芯片通过一排使用高电导率金属材料的焊线与所述需要实现连接的两个端子中的另一个端子连接，同一功率芯片上的焊线的截面直径反比于所述同一功率芯片上该焊线的端部焊点至与所述同一功率芯片所连接的端子之间的距离。