-
-
公开(公告)号：CN116896878A
公开(公告)日：2023-10-17
申请号：CN202310340749.X
申请日：2023-03-31
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括在衬底上排列的多个存储单元。所述多个存储单元中的每个可以包括在衬底上的第一晶体管和在第一晶体管上的第二晶体管。第一晶体管可以包括在第一源极区和第一漏极区之间的第一沟道区、第一栅电极、以及第一栅极绝缘层。第二晶体管可以包括：柱结构，具有依次堆叠在第一栅电极上的第二漏极区、第二沟道区和第二源极区；第二栅电极，在第二沟道区的一侧；以及第二栅极绝缘层，在第二沟道区和第二栅电极之间。第二漏极区和第二源极区可以分别具有第一导电类型杂质区和第二导电类型杂质区。
-
公开(公告)号：CN116828860A
公开(公告)日：2023-09-29
申请号：CN202310283039.8
申请日：2023-03-21
Applicant: 三星电子株式会社
Abstract: 一种三维铁电随机存取存储器(3D FeRAM)器件包括：栅电极，所述栅电极在衬底上在竖直方向上延伸；铁电图案和栅极绝缘图案，所述铁电图案和所述栅极绝缘图案在水平方向上堆叠在所述栅电极上以围绕所述栅电极；第一沟道和第二沟道，所述第一沟道和所述第二沟道在所述栅极绝缘图案的外侧壁上在所述水平方向上彼此间隔开；第一源极/漏极图案结构，所述第一源极/漏极图案结构在所述第一沟道的外侧壁上在所述竖直方向上彼此间隔开；以及第二源极/漏极图案结构，所述第二源极/漏极图案结构在所述第二沟道的外侧壁上在所述竖直方向上彼此间隔开。
-
公开(公告)号：CN116130455A
公开(公告)日：2023-05-16
申请号：CN202210802412.1
申请日：2022-07-07
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L29/10 , H10B12/00
Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：堆叠结构，包括竖直堆叠在基底上的层组并且包括字线、沟道层和电连接到沟道层的数据存储元件；以及位线，在堆叠结构的一侧上竖直延伸，其中，层组中的每个的字线在平行于基底的顶表面的第一方向上延伸，层组包括顺序堆叠的第一层组和第二层组，沟道层在第一层组的字线下方，沟道层在第二层组的字线上方，并且位线包括连接到第一层组的沟道层的第一突起部分以及连接到第二层组的沟道层的第二突起部分。
-
公开(公告)号：CN115942862A
公开(公告)日：2023-04-07
申请号：CN202210745021.0
申请日：2022-06-27
Applicant: 三星电子株式会社
Abstract: 可以提供一种可变电阻存储器件，包括：堆叠，包括交替地堆叠在衬底上的绝缘片和导电片，堆叠包括竖直穿透其中的竖直孔；位线，在堆叠上；导电图案，电连接到位线并且在竖直孔中竖直延伸；以及电阻变化层，在导电图案和限定竖直孔的堆叠的内侧表面之间。电阻变化层可以包括电连接到导电片的第一碳纳米管和电连接到导电图案的第二碳纳米管。
-
Patent Agency Ranking
公开(公告)号：CN115707250A
公开(公告)日：2023-02-17
申请号：CN202210685628.4
申请日：2022-06-16
Applicant: 三星电子株式会社
Abstract: 公开了半导体装置和包括该半导体装置的电子系统。所述半导体装置包括：基底，包括单元阵列区域和连接区域；电极结构，包括堆叠在基底上的电极，所述电极中的每个包括在单元阵列区域上的线部分和在连接区域上的垫部分；竖直图案，贯穿电极结构；单元接触件，在连接区域上并且连接到垫部分；绝缘柱，在单元接触件下方，且垫部分介于绝缘柱与单元接触件之间。垫部分可以包括第一部分和第二部分，第一部分具有高于线部分的顶表面，第二部分包括第一突出部分，第一突出部分从第一部分朝向基底延伸并且覆盖绝缘柱的顶表面。
-
公开(公告)号：CN115497956A
公开(公告)日：2022-12-20
申请号：CN202210216717.4
申请日：2022-03-07
Applicant: 三星电子株式会社
IPC: H01L27/1159 , H01L29/78 , H01L21/336
Abstract: 提供了一种半导体装置。所述半导体装置包括：多条第一导电线，在第一方向上延伸，并且在与第一方向相交的第二方向上彼此间隔开，第一方向和第二方向是水平方向；多个竖直半导体图案，分别设置在所述多条第一导电线上；栅电极，与所述多条第一导电线交叉，并且穿透所述多个竖直半导体图案中的每个竖直半导体图案；铁电图案，在栅电极与所述多个竖直半导体图案中的每个竖直半导体图案之间；以及栅极绝缘图案，在铁电图案与所述多个竖直半导体图案中的每个竖直半导体图案之间。
-
公开(公告)号：CN115274667A
公开(公告)日：2022-11-01
申请号：CN202210412399.9
申请日：2022-04-19
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L23/64
Abstract: 一种半导体存储器件包括：字线，在衬底上沿垂直方向延伸；半导体图案，在俯视图中具有围绕所述字线延伸的环形水平截面；位线，设置在所述半导体图案的第一端处；以及电容器结构，设置在所述半导体图案的第二端处。所述电容器结构包括下电极层，所述下电极层电连接到所述半导体图案的所述第二端的下电极层、具有环形水平截面并且包括沿所述垂直方向延伸的连接部。第一段从所述连接部的上端沿水平方向延伸，第二段从所述连接部的下端沿所述水平方向延伸。被所述下电极层围绕的上电极层沿所述垂直方向延伸，并且电容器介电层位于所述下电极层与所述上电极层之间。
-
公开(公告)号：CN113690239A
公开(公告)日：2021-11-23
申请号：CN202011451468.4
申请日：2020-12-10
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 公开了一种半导体装置，所述半导体装置包括第一导线和与第一导线间隔开的第二导线。半导体图案设置在第一导线与第二导线之间。半导体图案包括具有第一导电类型杂质的、设置为与第一导线相邻的第一半导体图案。具有第二导电类型杂质的第二半导体图案设置为与第二导线相邻。第三半导体图案设置在第一半导体图案与第二半导体图案之间。第三半导体图案包括设置为与第一半导体图案相邻的第一区域和设置在第一区域与第二半导体图案之间的第二区域。第一区域和第二区域中的至少一个包括本征半导体层。第一栅极线与第一区域交叉，并且第二栅极线与第二区域交叉。
-
公开(公告)号：CN113675332A
公开(公告)日：2021-11-19
申请号：CN202110184630.9
申请日：2021-02-10
Applicant: 三星电子株式会社
Abstract: 一种存储装置包括：磁性轨道层，所述磁性轨道层在衬底上延伸，所述磁性轨道层具有二维绒毛状的折叠结构；多个读取单元，所述多个读取单元包括多个固定层和位于所述磁性轨道层与所述多个固定层中的每个固定层之间的隧道势垒层；和多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线中的相应的位线之间。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.032 seconds)
