公开(公告)号：CN108206183B

公开(公告)日：2024-02-09

申请号：CN201710956783.4

申请日：2017-10-13

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑钟勋 ,  李昇映 ,  宋泰中

IPC: H01L27/04 ,  H01L23/528 ,  G06F30/398 ,  G06F30/394

Abstract: 一种集成电路包括：下层，包括在第一方向上延伸的第一下部图案和第二下部图案；布置在第一下部图案上的第一通孔和布置在第二下部图案上的第二通孔；布置在第一通孔上的第一上部图案；以及布置在第二通孔上的第二上部图案，其中第一颜色被分配给第一上部图案，第二颜色被分配给第二上部图案，第一上部图案和第二上部图案在第二方向上彼此邻近，并且第一通孔布置在第一下部图案的第一边缘区域中，第一边缘区域与第一下部图案的第二边缘区域相比离第二下部图案更远，第二边缘区域与第一边缘区域相对。

公开(公告)号：CN113192951B

公开(公告)日：2024-01-05

申请号：CN202110478287.9

申请日：2016-07-29

Applicant: 三星电子株式会社

Inventor： 宋泰中 ,  白尚训 ,  赵成伟 ,  都桢湖 ,  梁箕容 ,  林辰永

IPC: H01L27/02 ,  G06F30/392 ,  G06F30/394 ,  G06F30/398

Abstract: 提供集成电路和集成电路组。该集成电路包括：基底；第一和第二有源区；第一和第二电源线；多个栅极图案，平行第一方向延伸并沿第二方向彼此间隔开；第一接触件，在有源区内和栅极图案上；连接下金属线和上金属线的过孔；多个鳍，沿第二方向延伸并形成在有源区上；源区/漏区，在有源区中和栅极图案两侧处；第二接触件，连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中，下金属线在第二层中，上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。

公开(公告)号：CN108695319B

公开(公告)日：2023-11-14

申请号：CN201810315561.9

申请日：2018-04-10

Applicant: 三星电子株式会社

Inventor： 金兑衡 ,  都桢湖 ,  文大英 ,  白尚叶 ,  林哉炫 ,  崔在承 ,  韩相信

IPC: H01L27/088 ,  H01L23/528 ,  H01L27/02

Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。

公开(公告)号：CN116779604A

公开(公告)日：2023-09-19

申请号：CN202310649570.2

申请日：2018-06-13

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑钟勳 ,  柳志秀 ,  李昇映 ,  宋泰中 ,  李在鹏

IPC: H01L27/02 ,  G06F30/392

Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法，所述集成电路包含多个标准单元，各标准单元包含前段工艺(front‑end‑of‑line，FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line，BEOL)区域，FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部，檐部在垂直于第一水平方向的第二水平方向上突起。

公开(公告)号：CN108987396B

公开(公告)日：2023-08-04

申请号：CN201810543913.6

申请日：2018-05-30

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  林优镇 ,  柳志秀 ,  郑钟勋

IPC: H01L27/092

Abstract: 公开了一种半导体器件。该半导体器件包括具有多个有源图案的衬底。多个栅电极与所述多个有源图案相交。有源触点电连接到有源图案。多个通孔包括第一常规通孔和第一虚设通孔。多个互连线设置在通孔上。所述多条互连线包括设置在第一常规通孔和第一虚设通孔两者上的第一互连线。第一互连线通过第一常规通孔电连接到有源触点。每个通孔包括通孔主体部分和覆盖通孔主体部分的底面和侧壁的通孔阻挡部分。每条互连线包括互连线主体部分和覆盖互连线主体部分的底面和侧壁的互连线阻挡部分。

公开(公告)号：CN116110850A

公开(公告)日：2023-05-12

申请号：CN202211355938.6

申请日：2022-11-01

Applicant: 三星电子株式会社

Inventor： 俞炫圭 ,  都桢湖 ,  朴尚度 ,  徐在禹 ,  柳志秀 ,  郑珉在 ,  曹多演

IPC: H01L21/768 ,  H01L23/50

Abstract: 提供了一种包括多个堆叠的金属层的集成电路和制造该集成电路的方法。所述方法包括以下步骤：设置多个标准单元，所述多个标准单元中的每个标准单元包括分别形成在所述多个金属层上的单元图案；以及在所述多个金属层之中的包括分别形成在多条迹线上的图案的特定金属层上，基于形成在所述多条迹线中的特定迹线上的相邻图案之间的间隔超过参考值而在所述相邻图案之间形成附加图案，所述图案在第一方向上延伸，所述多条迹线在第二方向上彼此间隔开。

公开(公告)号：CN108400129B

公开(公告)日：2023-02-28

申请号：CN201810131037.6

申请日：2018-02-08

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  宋泰中 ,  李昇映 ,  郑钟勋

IPC: H01L23/528 ,  H01L27/02

Abstract: 公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区，沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。

公开(公告)号：CN115020401A

公开(公告)日：2022-09-06

申请号：CN202210149873.3

申请日：2022-02-18

Applicant: 三星电子株式会社

Inventor： 柳志秀 ,  都桢湖 ,  徐在禹 ,  俞炫圭 ,  郑珉在

IPC: H01L27/02 ,  G06F30/394

Abstract: 发明构思涉及一种集成电路以及集成电路的设计方法。该集成电路包括连续布置在具有第一高度的行和具有不同于第一高度的第二高度的行上的第一标准单元。集成电路还包括连续布置在具有第一高度的行和具有第二高度的行上的第二标准单元、形成在所述多行的边界上并被配置为向标准单元供给第一电源电压的多条第一电源线、以及形成在所述多行的边界上并被配置为向标准单元供给第二电源电压的多条第二电源线。向第一标准单元供给电压的电源线的布置顺序不同于向第二标准单元供给电压的电源线的布置顺序。

公开(公告)号：CN107039417B

公开(公告)日：2022-06-21

申请号：CN201611023256.X

申请日：2016-11-21

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  李昇映 ,  郑钟勋 ,  林辰永 ,  梁箕容 ,  白尚训 ,  宋泰中

IPC: H01L27/02

Abstract: 半导体装置包含：导体，其安置于衬底上；第一触点，其安置于导体上；第二触点，其具有安置于第一触点上的第一部分以及在平行于衬底的方向上远离第一部分伸出的第二部分，其中第一和第二触点安置于绝缘层中；通孔，其安置于绝缘层和第二触点的第二部分上；以及金属线，其安置于通孔上。

公开(公告)号：CN111916455A

公开(公告)日：2020-11-10

申请号：CN202010384755.1

申请日：2020-05-08

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  宋昇炫

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/02

Abstract: 本发明提供了一种单元架构以及用于布置多个单元以形成单元架构的方法。单元架构至少包括在单元宽度方向上彼此相邻布置的第一单元和第二单元，其中，第一单元包括一鳍连接器，该一鳍连接器围绕第一单元的多个鳍之中的一个鳍形成并将第一单元的垂直场效应晶体管(VFET)连接至第一单元的电源轨，第二单元包括连接至第二单元的电源轨的连接器，其中第一单元的鳍和第二单元的连接器在单元架构中在单元宽度方向上彼此相邻布置，并且其中第一单元的一鳍连接器和第二单元的连接器合并。