公开(公告)号：CN107104075A

公开(公告)日：2017-08-29

申请号：CN201710099074.9

申请日：2017-02-23

Applicant: 三星电子株式会社

Inventor： 李盛三 ,  金俊秀 ,  安孝信 ,  山田悟 ,  全柱炫 ,  郑文泳 ,  郑天炯 ,  赵珉熙 ,  蔡教锡 ,  崔恩爱

IPC: H01L21/762 ,  H01L29/772

CPC classification number: H01L29/7827 ,  H01L28/00 ,  H01L29/045 ,  H01L29/4236 ,  H01L21/76224 ,  H01L23/13 ,  H01L29/772

Abstract: 一种半导体器件包括：包含沟槽的半导体基板，该半导体基板具有晶体结构；以及覆盖沟槽的内侧壁的绝缘层，其中沟槽的内侧壁具有在晶体结构的{320}晶面族中包含的至少一个面或者关于{320}晶面族具有2度以内的角度的至少一个面。

公开(公告)号：CN102074483A

公开(公告)日：2011-05-25

申请号：CN201010562711.X

申请日：2010-11-25

Applicant: 三星电子株式会社

Inventor： 金成桓 ,  山田悟

IPC: H01L21/336 ,  H01L21/8242

CPC classification number: H01L27/10894 ,  H01L27/10852 ,  H01L27/10873 ,  H01L27/10876 ,  H01L28/91 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66628

Abstract: 本发明提供了制造半导体器件的方法，包括：在半导体衬底上形成栅极电极；在栅极电极的侧壁上形成间隔物；以及将掺杂掺入在间隔物的两侧的半导体衬底以形成高掺杂杂质区。间隔物被选择性蚀刻以暴露半导体衬底的一部分，更轻掺杂的杂质区形成在高掺杂杂质区与栅极电极之间的半导体衬底中。

公开(公告)号：CN214672616U

公开(公告)日：2021-11-09

申请号：CN202120902508.6

申请日：2021-04-26

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金炫哲 ,  山田悟 ,  柳成原 ,  弘载昊

IPC: H01L27/11563 ,  H01L27/11578 ,  H01L27/11568

Abstract: 本实用新型提供了半导体存储器件。该半导体存储器件包括：第一半导体图案，包括第一杂质区、第二杂质区和沟道区，第一杂质区在第一方向上与基板间隔开并具有第一导电类型，第二杂质区具有与第一导电类型不同的第二导电类型，并且沟道区在第一杂质区和第二杂质区之间；第一导电连接线，连接到第一杂质区并在与第一方向不同的第二方向上延伸；以及第一栅极结构，在第一方向上延伸并包括第一栅电极和第一栅极绝缘膜，其中第一栅电极穿透沟道区，并且第一栅极绝缘膜在第一栅电极和第一半导体图案之间。