-
公开(公告)号：CN111704168B
公开(公告)日：2023-11-03
申请号：CN202010599678.1
申请日：2020-06-28
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种二氧化硅单颗粒包裹锰掺杂纯无机钙钛矿的纳米晶及其制备方法和应用，属于纳米材料技术领域。本发明的纳米晶具有核壳结构，即使用作为壳的球形二氧化硅单颗粒对单个的锰掺杂纯无机钙钛矿材料的核进行包覆，得到具有良好分散性和光学性能的纳米晶，解决现有技术中由于传统SiO2包覆方式由于SiO2体积较大、锰掺杂材料团聚而引起的光学性能较差等问题，在太阳能电池、LED、微激光等领域具有广泛的应用前景。另外本发明提供的一种二氧化硅单颗粒包裹锰掺杂纯无机钙钛矿的纳米晶的制备方法，其制备过程中二氧化硅颗粒的生长可控，同时制备方法简单、容易操作。
-
公开(公告)号：CN116072714A
公开(公告)日：2023-05-05
申请号：CN202211584624.3
申请日：2022-12-09
Applicant: 重庆邮电大学
IPC: H01L29/423 , H01L29/40 , H01L29/778 , H01L21/335 , H01L21/28
Abstract: 本发明涉及一种集成式栅电极结构的HEMT器件及其制备方法，属于微电子技术领域。该方法在栅介质层上通过设计版图结构以及电子束蒸发角度，采用单步电极制备工艺便实现了双金属栅和栅电极为一体的集成式栅电极结构，并完成HEMT器件的制备；具体包括：定义栅极及栅场板光刻窗口，利用电子束蒸发，采用向左蒸发的角度沉积第一步栅金属，利用电子束蒸发，再采用垂直蒸发的角度沉积第二步栅金属和栅场板，以形成集成式栅电极结构。本发明能进一步有效调制栅漏有源区的电场，削弱势垒层表面的电子俘获并加速了被俘获的电子的及时释放，最终提升器件的耐压和动态性能。
-
公开(公告)号：CN113140636B
公开(公告)日：2023-02-28
申请号：CN202110425869.0
申请日：2021-04-20
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽门型叠栅SiC MOSFET器件，属于半导体技术领域。该门型叠栅MOSFET在栅极多晶硅处引入了PN结，其栅极结构为N型多晶硅、门型P型多晶硅、门型栅极接触金属层层叠加。该沟槽门型叠栅结构的改造减少了栅极与漏极源极的电容耦合面积与距离，从而减少栅电荷和开关损耗，器件开关性能得到了明显改善。改良后的器件与传统沟槽型SiC MOSFET相比，栅漏电荷下降了68％。
-
公开(公告)号：CN115148806A
公开(公告)日：2022-10-04
申请号：CN202210926822.7
申请日：2022-08-03
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种集成钳位二极管的超结4H‑SiC IGBT器件，属于功率半导体器件领域。该器件包括P+发射区、N+发射区、P‑body区、NCEL层、N‑drift区、N‑buffer区、P+集电区、P‑pillar区、P+shield区、金属集电极、金属浮空电极、栅极氧化层、多晶硅栅极、P+区、N+区和金属发射极。本发明引入P‑pillar区改善了漂移区内电场分布；注入P+shield区能够屏蔽栅极氧化层高电场；引入NCEL层作为空穴势垒层，具有载流子注入增强效应；器件顶部集成4H‑SiC PN二极管，既保证导通压降不增大，也减小了饱和电流密度，同时在器件关断时提供了一条空穴的快速抽取路径。
-
公开(公告)号：CN113140636A
公开(公告)日：2021-07-20
申请号：CN202110425869.0
申请日：2021-04-20
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽门型叠栅SiC MOSFET器件，属于半导体技术领域。该门型叠栅MOSFET在栅极多晶硅处引入了PN结，其栅极结构为N型多晶硅、门型P型多晶硅、门型栅极接触金属层层叠加。该沟槽门型叠栅结构的改造减少了栅极与漏极源极的电容耦合面积与距离，从而减少栅电荷和开关损耗，器件开关性能得到了明显改善。改良后的器件与传统沟槽型SiC MOSFET相比，栅漏电荷下降了68％。
-
Patent Agency Ranking
公开(公告)号：CN113097310A
公开(公告)日：2021-07-09
申请号：CN202110362550.8
申请日：2021-04-02
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有电子积累效应的鳍式EAFin‑LDMOS器件，属于半导体技术领域。该器件分为：衬底、埋氧层和器件上面部分；其中器件上面部分包括：栅氧化层；栅氧化层外侧部分：从左至右依次是源极P+区、源极N+区、P‑body、漂移区和漏极N+区；栅氧化层内侧部分：从左至右依次是栅极P+区、栅极P‑body、控制结构的漂移区、控制结构的漏极N+区和控制结构的漏极P+区。本发明在器件中使用了电子积累效应，并采用了鳍式结构，在保持较高的击穿电压下大幅度降低Ron,sp，最终提高了Baliga优值FOM。
-
公开(公告)号：CN112820775A
公开(公告)日：2021-05-18
申请号：CN202110018192.9
申请日：2021-01-07
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有电子积累效应的SOI‑LDMOS器件，属于半导体技术领域。该器件包括LDMOS结构、PNP结构、氧化隔离层、金属铝和衬底；LDMOS结构位于氧化隔离层前方，从左至右依次是源极P+区、源极N+区、P‑body、漂移区、漏极N+区；PNP结构位于氧化隔离层后方，从左至右依次是栅极P+区、栅极P区、漂移区、漏极N+区、漏极P+区；金属铝设置在氧化隔离层的右上角，连接着氧化隔离层前方的漏极N+区和氧化隔离层后方的漏极P+区；P‑body、栅极P+区、栅极P区、漂移区和氧化隔离层的正下方是衬底。本发明器件在降低比导通电阻Ron,sp的同时，还能保持较高的击穿电压。
-
公开(公告)号：CN112466955A
公开(公告)日：2021-03-09
申请号：CN202011407861.3
申请日：2020-12-04
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/10 , H01L29/423
Abstract: 本发明涉及一种具有体内导电沟道的薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统薄层SOI‑LDMOS器件的基础上，将表面栅极转移到埋氧层中形成体内栅极，在P‑body下表面形成体内导电沟道。同时，在器件的漂移区刻蚀并填充二氧化硅，该器件具有以下优点：在正向导通时，体内栅电压对电流的控制能力有很大的提高，器件的跨导gmMAX相比与传统器件、传统超结器件分别提高了298.7％、87.1％，进一步在漂移区刻蚀并填充二氧化硅能提高漂移区的掺杂浓度进而减小器件的比导通电阻，最终提高器件的Baliga优值FOM。
-
公开(公告)号：CN111769159A
公开(公告)日：2020-10-13
申请号：CN202010658965.5
申请日：2020-07-09
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种具有多晶硅电子通道的SA-LIGBT器件，属于半导体技术领域。该器件包括P型衬底、SOI隔离层、阴极、P+阴极、P-body、N+电子发射极、栅极、栅氧化层、N型漂移区和阳极区域；阳极区域从左至右包括N-buffer、P+阳极、阳极、多晶硅层、N+阳极和阳极，还包括设置在多晶硅层左/右侧下表面的浮空层，以及设置在多晶硅层下表面的二氧化硅隔离层，其中浮空层与二氧化硅隔离层左/右接触。本发明器件正向导通时，通过调节多晶硅层的掺杂浓度改变电子流动路径上的电阻，进而抑制snapback效应。关断时，漂移区中的大量电子可通过多晶硅层电子通道被N+阳极迅速抽取，有效降低了器件的关断损耗。
-
公开(公告)号：CN107919391B
公开(公告)日：2020-07-03
申请号：CN201711136907.0
申请日：2017-11-16
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/08 , H01L29/06
Abstract: 本发明涉及一种具有槽型氧化层和垂直缓冲层的RC‑LIGBT，属于半导体功率器件领域。该晶体管包括从左至右设置的发射极、栅极、N‑漂移区、槽型SiO2埋层、集电极。集电极包括左右设置的垂直缓冲层N‑buffer和具有空穴发射能力的垂直P集电极P‑Collector。在击穿时N‑漂移区中的槽型SiO2埋层将晶体管的表面电场引向体内，使得体内电场大大增强，从而提高了晶体管的击穿电压。本发明的击穿电压能达到342.4V，在正向导通IGBT模式下消除了snapback现象，提高了RC‑LIGBT的性能。
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.025 seconds)
