公开(公告)号：CN117176158A

公开(公告)日：2023-12-05

申请号：CN202311104507.7

申请日：2023-08-30

Applicant: 重庆邮电大学

Inventor： 王冠宇 ,  郑仕纪 ,  徐海迪 ,  李文涛 ,  戴佳洪 ,  罗燕燕 ,  张馨云 ,  秦志阳 ,  刘挺 ,  赵汝法

IPC: H03M1/10 ,  H03M1/12

Abstract: 本发明请求保护一种基于双曲正切导数的流水线ADC增程式变步长LMS校准系统，包括待校准ADC，低速高精度ADC，降频器，LMS自适应滤波器和减法器。在传统LMS算法的基础上，引入双曲正切一阶导数函数1/coshx2，通过建立步长与误差的非线性关系，u(n)＝α(1‑1/(β*cosh(|e(n)|))γ)，根据误差信号大小实时更新步长的大小，并以此来提高算法的收敛速度，提高精确度。待校准ADC的输出端与变步长LMS自适应滤波器的输入端相连，输出通过降频器降频后与减法器的一个输入端相连，减法器的另一个输入与低速高精度ADC的输出端相连接，输出端与滤波器的控制端相连，然后重复上面的步骤，使得待校准的流水线ADC的输出逐渐逼近低速高精度ADC的输出。本算法具有校准精度高，收敛速度快等优点。

公开(公告)号：CN115913201A

公开(公告)日：2023-04-04

申请号：CN202211428170.0

申请日：2022-11-15

Applicant: 重庆邮电大学 ,  中国电子科技集团公司第二十四研究所

Inventor： 赵汝法 ,  戴佳洪 ,  稅绍林 ,  尹国和 ,  王巍 ,  王冠宇 ,  王育新 ,  王妍 ,  刘建伟 ,  梁宏玉

IPC: H03K17/687 ,  H03M1/06 ,  H03M1/12

Abstract: 本发明请求保护一种基于三路径的高线性度栅压自举开关，属于模拟集成电路设计技术领域。为了防止PMOS管源极—衬底正向偏置，将其衬底端和源极相连，但是会增加N阱寄生电容Cnwell对电路采样造成影响。利用第一电容C1与PMOS管M10和第二电容C2和PMOS管M11分别组合成两条主路径，第三电容C3和PMOS管M12组合成辅助路径。PMOS管M10的衬底和PMOS管M7的衬底以及PMOS管M11的衬底和PMOS管M6的衬底都与PMOS管M12的衬底相连，输入信号在通过两条主路径传输到开关管栅端的时候不仅可以加快栅端电压的建立，还能省去Cnwell加载这一环节，而用剩下的辅助路径去驱动Cnwell，从而提高电路整体信号的线性度。

公开(公告)号：CN107731817B

公开(公告)日：2019-11-29

申请号：CN201711057020.2

申请日：2017-10-27

Applicant: 重庆邮电大学

Inventor： 王冠宇 ,  苗乃丹 ,  于明道 ,  王巍 ,  袁军 ,  宋琦

IPC: H01L27/06 ,  H01L29/165 ,  H01L21/8249

Abstract: 本发明公开了制造双极互补金属氧化半导体器件的硅基多层结构，所述硅基多层结构由下至上依次包括低掺杂单晶硅层、第一驰豫Si1‑yGey层、Si1‑xGex层、第二驰豫Si1‑yGey层、应变Si1‑rGer层及应变硅层，r、x及y为自然数，0

公开(公告)号：CN110197859A

公开(公告)日：2019-09-03

申请号：CN201910573499.8

申请日：2019-06-28

Applicant: 重庆邮电大学

Inventor： 王巍 ,  曾虹谙 ,  赵元遥 ,  毛鼎昌 ,  王冠宇

IPC: H01L31/107 ,  H01L31/0352

Abstract: 本发明请求保护一种工作在可见光波段的高带宽CMOS APD光电器件，包括P衬底，其还包括堆积于所述P衬底上的两个深N阱，所述深N阱上堆积有两个P阱层，在每个P阱层上分别堆积有一个N+层和P+层，将重掺杂的N+层与轻掺杂的P阱层形成PN结，即形成雪崩区，包括第一雪崩区和第二雪崩区，并设置两个光照窗口，当光源射入器件内部被光吸收区吸收时，产生光生载流子，光生载流子在电场作用下运动到第一雪崩区以及第二雪崩区参与倍增；还将所述所述P阱层的间隙两端加入STI保护环。该设计技术从PN结以及耗尽区尺寸两方面进行设计，降低器件的暗电流，提高其带宽。

公开(公告)号：CN108550592A

公开(公告)日：2018-09-18

申请号：CN201810281640.2

申请日：2018-04-02

Applicant: 重庆邮电大学

Inventor： 王巍 ,  王广 ,  陈婷 ,  曾虹谙 ,  王冠宇 ,  唐政维

IPC: H01L27/144 ,  H01L31/0352

Abstract: 本发明请求保护一种低暗计数率CMOS SPAD光电器件，在常规的P+/N-well型的SPAD结构基础上加入一层P阱层，P阱层位于P+层和N阱层的中间；于此同时，采用N阱间隙作为该结构的虚拟保护环，也就是在PN结的两侧加入N阱，如摘要附图所示。入射光射入器件在中心N阱处被吸收并产生光生载流子，PN结两侧所采用的是P阱层与N阱层，此时的雪崩结为P-well/N-well结，由于是轻掺杂雪崩结，耗尽区宽度变宽，减少了载流子带间隧穿的概率，从而降低了暗计数率。同时采用虚拟保护环抑制PN结的边缘击穿，虚拟保护的形成原理是相邻N阱之间存在横向扩散，从而在PN结出形成了n-的虚拟保护环。该结构从保护环以及耗尽区宽度两方面进行设计，降低器件的暗电流，从而降低其暗计数率。

公开(公告)号：CN108054203A

公开(公告)日：2018-05-18

申请号：CN201711409355.6

申请日：2017-12-22

Applicant: 重庆邮电大学

Inventor： 王冠宇 ,  于明道 ,  苗乃丹 ,  宋琦 ,  袁军 ,  王巍

IPC: H01L29/08 ,  H01L29/737 ,  H01L21/331

Abstract: 本发明公开了一种绝缘体上硅锗衬底的异质结双极晶体管，包括低掺杂单晶硅衬底层及设置在所述低掺杂单晶硅衬底层上的基区、发射区及集电区，所述低掺杂单晶硅衬底层上与所述基区、发射区及集电区之间设置有二氧化硅绝缘层，所述发射区包括重掺杂应变硅发射区层。本发明利用绝缘体衬底可以起到减小寄生电容、增强绝缘的作用，使双极晶体管达到的速度更快、频率更高，还可以与金属‑氧化物半导体场效应晶体管相结合，形成BiCMOS工艺，可广泛应用与集成电路的设计与制造中。

公开(公告)号：CN107887430A

公开(公告)日：2018-04-06

申请号：CN201711098314.X

申请日：2017-11-09

Applicant: 重庆邮电大学

Inventor： 王冠宇 ,  于明道 ,  苗乃丹 ,  周春宇 ,  宋琦 ,  王巍 ,  袁军

IPC: H01L29/737 ,  H01L29/08 ,  H01L21/331

CPC classification number: H01L29/7378 ,  H01L29/0821 ,  H01L29/66242

Abstract: 本发明公开了衬底施加单轴应力的硅锗异质结双极晶体管，包括单晶Si衬底及设置在单晶Si衬底上的基区、发射区及集电区，单晶Si衬底上有两个凹槽，两个凹槽内填充有N型重掺杂的Si1-yGey材料形成集电区引出端，y为自然数且0

公开(公告)号：CN107731817A

公开(公告)日：2018-02-23

申请号：CN201711057020.2

申请日：2017-10-27

Applicant: 重庆邮电大学

Inventor： 王冠宇 ,  苗乃丹 ,  于明道 ,  王巍 ,  袁军 ,  宋琦

IPC: H01L27/06 ,  H01L29/165 ,  H01L21/8249

Abstract: 本发明公开了制造双极互补金属氧化半导体器件的硅基多层结构，所述硅基多层结构由下至上依次包括低掺杂单晶硅层、第一驰豫Si1-yGey层、Si1-xGex层、第二驰豫Si1-yGey层、应变Si1-rGer层及应变硅层，r、x及y为自然数，0