一种缓解忆阻加速器非理想因素的方法及装置

    公开(公告)号:CN113516234A

    公开(公告)日:2021-10-19

    申请号:CN202110506629.3

    申请日:2021-05-10

    Abstract: 本申请提供了一种缓解忆阻加速器非理想因素的方法及装置,属于电子信息技术领域。所述方法包括:获取已训练好的神经网络中卷积层和/或全连接层的浮点值表示的原始权重、映射各层权重的量化位宽以及忆阻器表示精度;根据所述量化位宽和所述忆阻器表示精度,量化所述原始权重,得到第一理想硬件级权重;将所述第一理想硬件级权重映射到所述忆阻器单元中,得到第一非理想因素硬件级权重;根据所述第一非理想因素硬件级权重,重建浮点值表示的第一非理想因素权重;对所述第一非理想因素权重进行处理,得到浮点值表示的抗非理想因素权重;根据所述抗非理想因素权重,得到第二理想硬件级权重,将所述第二理想硬件级权重,重映射到所述忆阻器单元中。

    一种带高阶补偿电路的基准源电路结构

    公开(公告)号:CN110989758B

    公开(公告)日:2021-08-13

    申请号:CN201911312751.6

    申请日:2019-12-18

    Abstract: 本发明公开了一种带高阶补偿电路的基准源电路结构,包括:pnp型三极管Q1、Q2、Q3、Q4、Q5,p型MOS管M1、M2、M3、M4、M5、M6、M7、M8,n型MOS管M9,M10,电阻R1、R2、R3,以及单端输出运放A1;p型MOS管M1、M2、M3,单端输出运放A1,电阻R1,以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路,用于产生包含一阶项和高阶项的电流;其中,Q1并联在Q2上,Q3并联在Q4;p型MOS管M5、M6、M7、M8、M9、M10,电阻R3,以及pnp型三极管Q5构成零温度系数电流产生电路,用于为Q3提供电流偏置;p型MOS管M4,电阻R2,以及pnp型三极管Q5构成输出支路,用于输出基准电压。本发明的结构设计简便且温度系数较低。

    一种用于逐次逼近型模数转换器的数字分段线性校准方法

    公开(公告)号:CN110768670B

    公开(公告)日:2021-05-28

    申请号:CN201910919360.4

    申请日:2019-09-26

    Abstract: 本发明公开了一种用于逐次逼近型模数转换器的数字分段线性校准方法,属于数字模拟混合集成电路设计技术领域。利用实际量化曲线与理想量化曲线的数学关系,将实际量化曲线修正到理想量化曲线上。通常的校准技术主要校准电容的失配误差,对于工作中产生的动态误差则无法校准,本发明的校准技术在现有校准技术的基础上补偿了模拟部分在工作中产生的新的误差,一方面有效地提高了逐次逼近型模数转换器的线性度,另一方面该校准算法可以通过简单的加法和移位运算实现,极大地减小了硬件开销。

    一种可变延时异步时序控制电路及控制方法

    公开(公告)号:CN107835021B

    公开(公告)日:2020-10-27

    申请号:CN201711195584.2

    申请日:2017-11-24

    Abstract: 一种可变延时异步时序控制电路及控制方法,控制电路的VINP差分信号输入端与VINN差分信号输入端分别通过采样开关k1与采样开关k2连接VXP采样保持电路与VXN采样保持电路,VXP采样保持电路连接正N位DAC二进制电容阵列的上极板,VXN采样保持电路连接负N位DAC二进制电容阵列的上极板;VXP采样保持电路与VXN采样保持电路连接比较器;正N位DAC二进制电容阵列的下极板连接Cp阵列开关控制单元,负N位DAC二进制电容阵列的下极板连接Cn阵列开关控制单元;比较器的输出端连接SAR逻辑控制单元;本发明通过在比较相和电容切换相采用不同的延时电路,减少比较器完成比较后不必要的等待时间。

    一种基准电路芯片温度系数的测试方法

    公开(公告)号:CN111190452A

    公开(公告)日:2020-05-22

    申请号:CN202010010397.8

    申请日:2020-01-06

    Abstract: 本发明公开了一种基准电路芯片温度系数的测试方法,包括以下步骤:步骤1,将保护二极管反偏设置,使得基准电路芯片正常工作;在室温下测试基准电路芯片的输出电压;步骤2,将保护二极管正偏设置,通过保护二极管加热基准电路芯片至预设温度;将保护二极管反偏设置,使得基准电路芯片正常工作,测试预设温度下基准电路芯片的输出电压,绘制获得输出电压温度系数曲线;其中,预设温度的取值范围为27℃~85℃。本发明测试方法简单,对测试仪器要求较低,测试结果可靠性高。

    一种带广播结构的内建自测试结构

    公开(公告)号:CN107991602B

    公开(公告)日:2020-04-24

    申请号:CN201711185074.7

    申请日:2017-11-23

    Abstract: 本发明一种带广播结构的内建自测试结构,其目的是解决半导体器件特征尺寸小、集成电路集成度和复杂度高导致的芯片测试功耗高,面积开销和测试数据量大等问题。首先,该方法通过一个异或网络将线性反馈移位寄存器结构和Johnson计数器相结合,产生具有多维单输入跳变(MSIC)特性的测试向量;然后,通过复用测试生成结构,广播电路将测试向量扩展为能够填充更多扫描链的基于广播的多维单输入跳变(BMSIC)测试图形,从而减小了测试图形生成电路的面积开销;最后,以ISCAS’89系列中较大的五款电路为对象实验,结果表明,与MSIC测试生成电路相比,BMSIC测试图形生成方法可在确保低功耗高故障覆盖率基础上,减小50%左右的电路面积开销。

    一种用于逐次逼近型模数转换器的片外校准方法及系统

    公开(公告)号:CN110768671A

    公开(公告)日:2020-02-07

    申请号:CN201910990297.3

    申请日:2019-10-17

    Abstract: 本发明公开了一种用于逐次逼近型模数转换器的片外校准方法及系统,包括:包括以下步骤:向待校准ADC输入一正弦波;所述正弦波的频率与待校准ADC的采样频率满足相干采样的关系;采集待校准ADC的比较器的输出码值,根据比较器的输出码值计算获得所述正弦波数字码值;通过校准算法校准获得的所述正弦波数字码值,得到待校准ADC的电容阵列实际权重,将所述电容阵列实际权重写入待校准ADC的权重寄存器,完成校准;所述校准算法中,通过待校准ADC的信噪失真比的大小来衡量电容权重的失配程度。本发明能够在不影响ADC的正常工作模式下且无需要进行额外功能配置下,通过计算调节电容权重的方式,达到高精度的模数转换。

    一种逐次逼近型模数转换器的数字自校准装置及方法

    公开(公告)号:CN110649924A

    公开(公告)日:2020-01-03

    申请号:CN201911032351.X

    申请日:2019-10-28

    Abstract: 本发明属于模拟集成电路设计领域,公开了一种逐次逼近型模数转换器的数字自校准装置及方法,数字自校准装置包括校准开关、比较器和逻辑控制单元;数字自校准方法包括采样,选取首位校准电容单元进行电荷重分配,通过逻辑控制电容的下极板接地或者基准电压之间的切换,逐次逼近首位校准电容单元进行电荷重分配带来的电压差,通过比较器的输出进行量化计算,按照量化结果进行校准计算,得到校准结果作为校准权重值,存在寄存器中用于模数转换器征程工作使用,重复进行完成所有高位电容的校准。本方法通过复用计算电路,减少了电路面积,同时保证了模数转换器的高精度量化。

    一种基于门限值和线性映射的反锐化增强方法

    公开(公告)号:CN110070508A

    公开(公告)日:2019-07-30

    申请号:CN201910328975.X

    申请日:2019-04-23

    Abstract: 一种基于门限值和线性映射的反锐化增强方法,包括:步骤一、对输入的原始图像进行反锐化掩模运算;步骤二、选取门限值,通过门限值对反锐化掩模运算得到的数据范围进行钳位处理;步骤三、求取原始图像的最大值和最小值,根据原始图像的最大值和最小值计算映射点,求得映射区间,对钳位处理后的数据进行分区间线性映射,得到增强之后的图像输出。本发明通过选取合适的门限值钳位反锐化运算后的结果,充分考虑原始图像的极值分布,选取合适的区间,利用线性映射的方法校正反锐化运算后的结果,使最终处理后的图像接近原始图像的直方图分布,相比于原始图像边缘更加清晰,不会造成值域扩大,视觉效果好。

    一种可变周期电容建立异步时序优化电路及优化方法

    公开(公告)号:CN107832550A

    公开(公告)日:2018-03-23

    申请号:CN201711194504.1

    申请日:2017-11-24

    Abstract: 一种可变周期电容建立异步时序优化电路及优化方法,电路结构包括VINP差分信号输入端、VINN差分信号输入端、VXP采样保持电路与VXN采样保持电路,VXP采样保持电路连接正N位二进制电容阵列的上极板,VXN采样保持电路连接负N位二进制电容阵列的上极板;VXP采样保持电路与VXN采样保持电路连接两级动态比较器;正N位二进制电容阵列的下极板连接CP阵列切换控制单元,负N位二进制电容阵列的下极板连接CN阵列切换控制单元;所述两级动态比较器的输出端连接可变周期控制单元与内部时钟产生单元。本发明通过分配给高位电容建立时间大于低位电容建立时间,避免了低位电容多余的等待时间。

Patent Agency Ranking