一种可变延时异步时序控制电路及控制方法

    公开(公告)号:CN107835021B

    公开(公告)日:2020-10-27

    申请号:CN201711195584.2

    申请日:2017-11-24

    Abstract: 一种可变延时异步时序控制电路及控制方法,控制电路的VINP差分信号输入端与VINN差分信号输入端分别通过采样开关k1与采样开关k2连接VXP采样保持电路与VXN采样保持电路,VXP采样保持电路连接正N位DAC二进制电容阵列的上极板,VXN采样保持电路连接负N位DAC二进制电容阵列的上极板;VXP采样保持电路与VXN采样保持电路连接比较器;正N位DAC二进制电容阵列的下极板连接Cp阵列开关控制单元,负N位DAC二进制电容阵列的下极板连接Cn阵列开关控制单元;比较器的输出端连接SAR逻辑控制单元;本发明通过在比较相和电容切换相采用不同的延时电路,减少比较器完成比较后不必要的等待时间。

    一种可变周期电容建立异步时序优化电路及优化方法

    公开(公告)号:CN107832550A

    公开(公告)日:2018-03-23

    申请号:CN201711194504.1

    申请日:2017-11-24

    Abstract: 一种可变周期电容建立异步时序优化电路及优化方法,电路结构包括VINP差分信号输入端、VINN差分信号输入端、VXP采样保持电路与VXN采样保持电路,VXP采样保持电路连接正N位二进制电容阵列的上极板,VXN采样保持电路连接负N位二进制电容阵列的上极板;VXP采样保持电路与VXN采样保持电路连接两级动态比较器;正N位二进制电容阵列的下极板连接CP阵列切换控制单元,负N位二进制电容阵列的下极板连接CN阵列切换控制单元;所述两级动态比较器的输出端连接可变周期控制单元与内部时钟产生单元。本发明通过分配给高位电容建立时间大于低位电容建立时间,避免了低位电容多余的等待时间。

    一种可变周期电容建立异步时序优化电路及优化方法

    公开(公告)号:CN107832550B

    公开(公告)日:2020-04-28

    申请号:CN201711194504.1

    申请日:2017-11-24

    Abstract: 一种可变周期电容建立异步时序优化电路及优化方法,电路结构包括VINP差分信号输入端、VINN差分信号输入端、VXP采样保持电路与VXN采样保持电路,VXP采样保持电路连接正N位二进制电容阵列的上极板,VXN采样保持电路连接负N位二进制电容阵列的上极板;VXP采样保持电路与VXN采样保持电路连接两级动态比较器;正N位二进制电容阵列的下极板连接CP阵列切换控制单元,负N位二进制电容阵列的下极板连接CN阵列切换控制单元;所述两级动态比较器的输出端连接可变周期控制单元与内部时钟产生单元。本发明通过分配给高位电容建立时间大于低位电容建立时间,避免了低位电容多余的等待时间。

    一种可变延时异步时序控制电路及控制方法

    公开(公告)号:CN107835021A

    公开(公告)日:2018-03-23

    申请号:CN201711195584.2

    申请日:2017-11-24

    Abstract: 一种可变延时异步时序控制电路及控制方法,控制电路的VINP差分信号输入端与VINN差分信号输入端分别通过采样开关k1与采样开关k2连接VXP采样保持电路与VXN采样保持电路,VXP采样保持电路连接正N位DAC二进制电容阵列的上极板,VXN采样保持电路连接负N位DAC二进制电容阵列的上极板;VXP采样保持电路与VXN采样保持电路连接比较器;正N位DAC二进制电容阵列的下极板连接Cp阵列开关控制单元,负N位DAC二进制电容阵列的下极板连接Cn阵列开关控制单元;比较器的输出端连接SAR逻辑控制单元;本发明通过在比较相和电容切换相采用不同的延时电路,减少比较器完成比较后不必要的等待时间。

Patent Agency Ranking