-
公开(公告)号：CN107835021B
公开(公告)日：2020-10-27
申请号：CN201711195584.2
申请日：2017-11-24
Applicant: 西安交通大学
Abstract: 一种可变延时异步时序控制电路及控制方法，控制电路的VINP差分信号输入端与VINN差分信号输入端分别通过采样开关k1与采样开关k2连接VXP采样保持电路与VXN采样保持电路，VXP采样保持电路连接正N位DAC二进制电容阵列的上极板，VXN采样保持电路连接负N位DAC二进制电容阵列的上极板；VXP采样保持电路与VXN采样保持电路连接比较器；正N位DAC二进制电容阵列的下极板连接Cp阵列开关控制单元，负N位DAC二进制电容阵列的下极板连接Cn阵列开关控制单元；比较器的输出端连接SAR逻辑控制单元；本发明通过在比较相和电容切换相采用不同的延时电路，减少比较器完成比较后不必要的等待时间。
-
Patent Agency Ranking
公开(公告)号：CN107832550A
公开(公告)日：2018-03-23
申请号：CN201711194504.1
申请日：2017-11-24
Applicant: 西安交通大学
IPC: G06F17/50
Abstract: 一种可变周期电容建立异步时序优化电路及优化方法，电路结构包括VINP差分信号输入端、VINN差分信号输入端、VXP采样保持电路与VXN采样保持电路，VXP采样保持电路连接正N位二进制电容阵列的上极板，VXN采样保持电路连接负N位二进制电容阵列的上极板；VXP采样保持电路与VXN采样保持电路连接两级动态比较器；正N位二进制电容阵列的下极板连接CP阵列切换控制单元，负N位二进制电容阵列的下极板连接CN阵列切换控制单元；所述两级动态比较器的输出端连接可变周期控制单元与内部时钟产生单元。本发明通过分配给高位电容建立时间大于低位电容建立时间，避免了低位电容多余的等待时间。
-
公开(公告)号：CN116317972A
公开(公告)日：2023-06-23
申请号：CN202310105773.5
申请日：2023-02-13
Applicant: 西安交通大学 , 中国电子科技集团公司第二十四研究所
Abstract: 一种高频带通前馈运算放大器电路及信号放大方法，电路结构包括由Gm1d跨导放大器构成一阶增益路径；由Gm1a跨导放大器、Gm2b跨导放大器以及Gm1c跨导放大器构成三阶增益路径；由Gm1a跨导放大器、Gm2a跨导放大器、Gm3a跨导放大器以及Gm1c跨导放大器构成四阶增益路径；所述的三阶增益路径、四阶增益路径与一阶增益路径并联连接；Gm2b跨导放大器与Gm2a跨导放大器、Gm3a跨导放大器构成的二阶通路并联连接。本发明通过前馈通路和多级级联实现了对带宽和相位的调整，在实现高增益的同时达到超宽带宽；在连续时间Sigma Delta调制器中，能够改善其信噪失真比，提升调制器的性能。
-
公开(公告)号：CN107832550B
公开(公告)日：2020-04-28
申请号：CN201711194504.1
申请日：2017-11-24
Applicant: 西安交通大学
IPC: G06F30/35 , G06F111/06
Abstract: 一种可变周期电容建立异步时序优化电路及优化方法，电路结构包括VINP差分信号输入端、VINN差分信号输入端、VXP采样保持电路与VXN采样保持电路，VXP采样保持电路连接正N位二进制电容阵列的上极板，VXN采样保持电路连接负N位二进制电容阵列的上极板；VXP采样保持电路与VXN采样保持电路连接两级动态比较器；正N位二进制电容阵列的下极板连接CP阵列切换控制单元，负N位二进制电容阵列的下极板连接CN阵列切换控制单元；所述两级动态比较器的输出端连接可变周期控制单元与内部时钟产生单元。本发明通过分配给高位电容建立时间大于低位电容建立时间，避免了低位电容多余的等待时间。
-
公开(公告)号：CN107835021A
公开(公告)日：2018-03-23
申请号：CN201711195584.2
申请日：2017-11-24
Applicant: 西安交通大学
Abstract: 一种可变延时异步时序控制电路及控制方法，控制电路的VINP差分信号输入端与VINN差分信号输入端分别通过采样开关k1与采样开关k2连接VXP采样保持电路与VXN采样保持电路，VXP采样保持电路连接正N位DAC二进制电容阵列的上极板，VXN采样保持电路连接负N位DAC二进制电容阵列的上极板；VXP采样保持电路与VXN采样保持电路连接比较器；正N位DAC二进制电容阵列的下极板连接Cp阵列开关控制单元，负N位DAC二进制电容阵列的下极板连接Cn阵列开关控制单元；比较器的输出端连接SAR逻辑控制单元；本发明通过在比较相和电容切换相采用不同的延时电路，减少比较器完成比较后不必要的等待时间。
-
公开(公告)号：CN114124092A
公开(公告)日：2022-03-01
申请号：CN202111544780.2
申请日：2021-12-16
Applicant: 西安交通大学 , 中国电子科技集团公司第二十四研究所
Abstract: 一种模数转换器模拟前端电路及控制方法，包括连续时间线性均衡器、输入缓冲器、采样保持电路、输出缓冲器和时钟产生电路；差分输入信号连接连续时间线性均衡器的输入端；连续时间线性均衡器的差分输出端分别连接两个输入缓冲器的输入端；两个输入缓冲器的输出相位相反，分别作为四个采样保持电路的正负输入；每个采样保持电路的差分输出连接4个采样开关：4×4路采样开关的输出作为输出缓冲器的输入，共生成16路差分信号；时钟产生电路分出四路控制信号连接采样保持电路。本发明使用三级连续时间线性均街器，每一级都是用相同的结构，降低了设计的复杂度且增加了带宽结合频率调节范围。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
