-
公开(公告)号：CN113517007B
公开(公告)日：2023-07-25
申请号：CN202110477328.2
申请日：2021-04-29
Applicant: 西安交通大学
IPC: G11C7/10 , G06N3/0464 , G06N3/08
Abstract: 本发明实施例提供了一种流水处理方法、系统和忆阻器阵列，所述方法在神经网络各个网络层对忆阻器阵列的初始映射并行度下，确定各个网络层的初始计算周期；根据各个网络层的初始计算周期中的最长计算周期，利用当前可用的忆阻器阵列对各个网络层的初始映射并行度进行迭代更新，直到可用的忆阻器阵列的数量为零，和/或在迭代更新后的映射并行度下，最长计算周期对应的目标网络层出现置换；根据迭代更新结束时的映射并行度，生成神经网络在忆阻器阵列上的流水配置。本发明实施例基于神经网络在忆阻器阵列上计算的特性，通过降低最大的单级流水时延，减少流水空闲比例，提高流水线吞吐率，进而大幅提高硬件的运行速度。
-
Patent Agency Ranking
公开(公告)号：CN113011574B
公开(公告)日：2022-11-04
申请号：CN202110302278.4
申请日：2021-03-22
Applicant: 西安交通大学
Abstract: 本发明实施例提供了一种卷积神经网络系统、忆阻器阵列和卷积神经网络，所述系统通过忆阻器阵列中多列位线和多行字线，采用大小为N*N的卷积核对待处理图像中的当前图像块进行卷积运算，包括：根据卷积核的步长在待处理图像上先后选取重叠相邻的两个图像块，确定两个图像块之间复用的多个像素点的特征值；根据复用的多个像素点的特征值，确定前N列位线中复用的多个权值；根据所述多个权值设置忆阻器单元的工作状态和电导；获得前N列位线各自在当前卷积运算周期内输出的电流值，作为卷积结果。本发明实施例提供的卷积神经网络系统，利用图像块之间复用的多个像素点的特征值进行卷积运算，增加了忆阻器阵列在每个周期内的计算量，提高了计算效率。
-
公开(公告)号：CN113516234B
公开(公告)日：2024-04-09
申请号：CN202110506629.3
申请日：2021-05-10
Applicant: 西安交通大学
IPC: G06N3/063 , G06N3/0464 , G06N3/084
Abstract: 本申请提供了一种缓解忆阻加速器非理想因素的方法及装置，属于电子信息技术领域。所述方法包括：获取已训练好的神经网络中卷积层和/或全连接层的浮点值表示的原始权重、映射各层权重的量化位宽以及忆阻器表示精度；根据所述量化位宽和所述忆阻器表示精度，量化所述原始权重，得到第一理想硬件级权重；将所述第一理想硬件级权重映射到所述忆阻器单元中，得到第一非理想因素硬件级权重；根据所述第一非理想因素硬件级权重，重建浮点值表示的第一非理想因素权重；对所述第一非理想因素权重进行处理，得到浮点值表示的抗非理想因素权重；根据所述抗非理想因素权重，得到第二理想硬件级权重，将所述第二理想硬件级权重，重映射到所述忆阻器单元中。
-
公开(公告)号：CN113011574A
公开(公告)日：2021-06-22
申请号：CN202110302278.4
申请日：2021-03-22
Applicant: 西安交通大学
Abstract: 本发明实施例提供了一种卷积神经网络系统、忆阻器阵列和卷积神经网络，所述系统通过忆阻器阵列中多列位线和多行字线，采用大小为N*N的卷积核对待处理图像中的当前图像块进行卷积运算，包括：根据卷积核的步长在待处理图像上先后选取重叠相邻的两个图像块，确定两个图像块之间复用的多个像素点的特征值；根据复用的多个像素点的特征值，确定前N列位线中复用的多个权值；根据所述多个权值设置忆阻器单元的工作状态和电导；获得前N列位线各自在当前卷积运算周期内输出的电流值，作为卷积结果。本发明实施例提供的卷积神经网络系统，利用图像块之间复用的多个像素点的特征值进行卷积运算，增加了忆阻器阵列在每个周期内的计算量，提高了计算效率。
-
公开(公告)号：CN113517007A
公开(公告)日：2021-10-19
申请号：CN202110477328.2
申请日：2021-04-29
Applicant: 西安交通大学
Abstract: 本发明实施例提供了一种流水处理方法、系统和忆阻器阵列，所述方法在神经网络各个网络层对忆阻器阵列的初始映射并行度下，确定各个网络层的初始计算周期；根据各个网络层的初始计算周期中的最长计算周期，利用当前可用的忆阻器阵列对各个网络层的初始映射并行度进行迭代更新，直到可用的忆阻器阵列的数量为零，和/或在迭代更新后的映射并行度下，最长计算周期对应的目标网络层出现置换；根据迭代更新结束时的映射并行度，生成神经网络在忆阻器阵列上的流水配置。本发明实施例基于神经网络在忆阻器阵列上计算的特性，通过降低最大的单级流水时延，减少流水空闲比例，提高流水线吞吐率，进而大幅提高硬件的运行速度。
-
公开(公告)号：CN113516234A
公开(公告)日：2021-10-19
申请号：CN202110506629.3
申请日：2021-05-10
Applicant: 西安交通大学
Abstract: 本申请提供了一种缓解忆阻加速器非理想因素的方法及装置，属于电子信息技术领域。所述方法包括：获取已训练好的神经网络中卷积层和/或全连接层的浮点值表示的原始权重、映射各层权重的量化位宽以及忆阻器表示精度；根据所述量化位宽和所述忆阻器表示精度，量化所述原始权重，得到第一理想硬件级权重；将所述第一理想硬件级权重映射到所述忆阻器单元中，得到第一非理想因素硬件级权重；根据所述第一非理想因素硬件级权重，重建浮点值表示的第一非理想因素权重；对所述第一非理想因素权重进行处理，得到浮点值表示的抗非理想因素权重；根据所述抗非理想因素权重，得到第二理想硬件级权重，将所述第二理想硬件级权重，重映射到所述忆阻器单元中。
-
-
-
-
-
Search Results
6
records
(took 0.021 seconds)
