-
公开(公告)号：CN106024912A
公开(公告)日：2016-10-12
申请号：CN201610604750.9
申请日：2016-07-27
Applicant: 电子科技大学
IPC: H01L29/861 , H01L21/329 , H01L21/77 , H01L27/06
CPC classification number: H01L29/861 , H01L21/77 , H01L27/06 , H01L29/6609
Abstract: 本发明提供一种三端自带防护功能的垂直型恒流器件及其制造方法，器件包括垂直型恒流二极管和瞬态电压抑制二极管两部分；垂直型恒流二极管部分包括金属阳极、P型衬底、第一轻掺杂N型外延层、第一P型区、第二重掺杂N型外延层、第一N型重掺杂区、第一金属阴极；瞬态电压抑制二极管结构包括金属阳极、P型衬底、第一轻掺杂N型外延层、第二重掺杂N型外延层、第二P型区、氧化层、第二金属阴极，本发明将瞬态电压抑制二极管和垂直型恒流二极管集成在一起，使得恒流二极管具备了抗浪涌能力，增强了恒流二极管以及系统的可靠性，可以通过调节第二P型区掺杂的结深和浓度来得到合适的瞬态电压抑制二极管的击穿电压、钳位电压及峰值脉冲电流。
-
公开(公告)号：CN105405873A
公开(公告)日：2016-03-16
申请号：CN201510995670.6
申请日：2015-12-25
Applicant: 电子科技大学
CPC classification number: H01L29/73 , H01L29/0603
Abstract: 一种半导体器件及其制造方法，属于半导体技术领域。包括多个结构相同并依次连接的元胞，所述元胞包括N型掺杂衬底，位于N型掺杂衬底之上的N型轻掺杂外延层，位于N型轻掺杂外延层之中的扩散P型阱区，位于扩散P型阱区之中的第一P型重掺杂区和N型重掺杂区，位于N型轻掺杂外延层和扩散P型阱区上表面的氧化层，覆盖整个元胞的金属阴极，位于N型掺杂衬底下表面的第二P型重掺杂区和金属阳极。本发明半导体器件在衬底背面注入与衬底掺杂类型相反的半导体材料，一方面，P型重掺杂背面注入会向N型衬底与N型轻掺杂外延层注入空穴，使得半导体器件为空穴电流和电子电流两种载流子电流，增大器件的电流密度，另一方面可提高器件的反向耐压。
-
公开(公告)号：CN105072765A
公开(公告)日：2015-11-18
申请号：CN201510512992.0
申请日：2015-08-20
Applicant: 电子科技大学
IPC: H05B37/02
Abstract: 一种桥式LED恒流驱动芯片，属于半导体技术领域。包括4个高反向耐压恒流器件，第一高反向耐压恒流器件阳极与第四高反向耐压恒流器件阴极连接形成第一节点，第一高反向耐压恒流器件阴极与第二高反向耐压恒流器件阴极连接形成第二节点，第二高反向耐压恒流器件阳极与第三高反向耐压恒流器件阴极连接形成第三节点，第三高反向耐压恒流器件阳极与第四高反向耐压恒流器件阳极连接形成第四节点；第一节点和第三节点分别连接第一交流输入端和第二交流输入端，第二节点和第四节点分别连接第一直流输出端和第二直流输出端。本发明驱动芯片将整流和恒流功能结合在一起，简化了驱动电路的结构，可实现驱动系统的小型化，且进一步降低了成本。
-
公开(公告)号：CN104638022A
公开(公告)日：2015-05-20
申请号：CN201510080894.4
申请日：2015-02-15
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明提供了一种SOI横向恒流二极管及其制造方法，属于半导体功率器件技术领域。所述SOI横向恒流二极管由多个结构相同的元胞叉指连接形成，所述元胞包括衬底、埋氧层、N型轻掺杂硅、P型重掺杂区、N型重掺杂区、氧化介质层、金属阴极、金属阳极、P型掺杂区；P型重掺杂区位于N型重掺杂区和P型掺杂区之间，P型重掺杂区和N型重掺杂区与金属阴极欧姆接触，P型掺杂区与金属阳极欧姆接触，P型重掺杂区和N型重掺杂区之间的N型轻掺杂硅通过氧化介质层与金属阴极隔离。本发明采用SOI技术，可有效防止集成系统中衬底漏电流带来的不利影响；同时采用双载流子导电，增大了器件的电流密度，使器件的线性区更陡峭，夹断电压在5V以内。
-
公开(公告)号：CN106252393B
公开(公告)日：2019-04-12
申请号：CN201610728924.2
申请日：2016-08-25
Applicant: 电子科技大学
Abstract: 本发明提供一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、P‑well区、源极P+接触区；曲率结终端结构中的N+接触区、栅极多晶硅、栅氧化层、分别与直线结终端结构中的N+接触区、栅极多晶硅、栅氧化层相连并形成环形结构，N型漂移区由内边界向外边界分成21、22….2NN个子区域，漏极N+接触区包围子区域21、22….2N，由于本发明的结构曲率结终端部分的N型漂移区与P型衬底交界处的N型掺杂浓度相比传统结构要降低许多，所以P型衬底能更有效的耗尽N型漂移区，所以器件的耐压得到更好优化。
-
Patent Agency Ranking
公开(公告)号：CN105101555B
公开(公告)日：2017-10-27
申请号：CN201510512994.X
申请日：2015-08-20
Applicant: 电子科技大学
IPC: H05B37/02
Abstract: 一种LED恒流驱动芯片，属于半导体技术领域。包括第一高反向耐压恒流器件、第二高反向耐压恒流器件、第一高压二极管和第二高压二极管；第一高反向耐压恒流器件阳极与第二高压二极管阴极连接形成第一节点，第一高反向耐压恒流器件阴极与第二高反向耐压恒流器件阴极连接形成第二节点，第二高反向耐压恒流器件阳极与第一高压二极管阴极连接形成第三节点，第一高压二极管阳极与第二高压二极管阳极连接形成第四节点；第一节点和第三节点分别连接第一交流输入端和第二交流输入端，第二节点和第四节点分别连接第一直流输出端和第二直流输出端。本发明驱动芯片将整流和恒流功能结合在一起，简化了驱动电路的结构，可实现驱动系统的小型化，降低了成本。
-
公开(公告)号：CN106298874A
公开(公告)日：2017-01-04
申请号：CN201610727469.4
申请日：2016-08-25
Applicant: 电子科技大学
CPC classification number: H01L29/7823 , H01L29/063 , H01L29/0634
Abstract: 本发明提供一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、P-well区、源极P+接触区；曲率结终端结构中的N+接触区、栅极多晶硅、栅氧化层、分别与直线结终端结构中的N+接触区、栅极多晶硅、栅氧化层相连并形成环形结构，N型漂移区的内外边界之间的部分沿周向依次分成多个不相连的子区域21、22....2N；漏极N+接触区包围子区域21、22….2N，由于本发明的结构曲率结终端部分的N型漂移区与P型衬底交界处的N型掺杂浓度相比传统结构要降低许多，所以P型衬底能更有效的耗尽N型漂移区，所以器件的耐压得到更好优化。
-
公开(公告)号：CN106252420A
公开(公告)日：2016-12-21
申请号：CN201610602029.6
申请日：2016-07-27
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06 , H01L21/329 , H01L27/08
CPC classification number: H01L29/861 , H01L21/82 , H01L27/08 , H01L29/0611 , H01L29/0684 , H01L29/6609
Abstract: 本发明提供一种三端自带防护功能的垂直型恒流器件及其制造方法，器件包括集成在同一硅基片上的恒流器件结构和双向瞬态电压抑制二极管结构；恒流器件结构和双向瞬态电压抑制二极管结构共用P型掺杂衬底、阳极、N型掺杂外延层，恒流器件结构还包括：第一扩散P型阱区、N型重掺杂区、第一P型重掺杂区、N型沟道区、第一氧化层、第一金属阴极，双向瞬态电压抑制二极管结构还包括：第二P型重掺杂区、第二氧化层、第二金属阴极，本发明将双向瞬态电压抑制二极管和恒流器件集成在一起，使得恒流器件具备了一定的抗浪涌能力，增强了恒流器件以及由其组成的系统的可靠性，大大缩减了面积。
-
公开(公告)号：CN106098754A
公开(公告)日：2016-11-09
申请号：CN201610725628.7
申请日：2016-08-25
Applicant: 电子科技大学
CPC classification number: H01L29/063 , H01L29/0619 , H01L29/7823
Abstract: 本发明提供一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、P‑well区、源极P+接触区以及隔离介质，隔离介质包括相互分离的子介质；各子介质从P‑well区的外侧向N型漂移区的外侧延伸，环形漏极N+接触区包围环形N型漂移区，环形N型漂移区包围环形隔离介质，环形隔离介质隔离P‑well区，环形隔离介质处于P‑well区和N型漂移区之间，P‑well区与N型漂移区不相连且相互的间距为LP，本发明改善了直线结终端结构与曲率结终端结构相连部分电荷不平衡与电场曲率效应的问题，避免器件提前击穿，从而得到最优化的击穿电压。
-
公开(公告)号：CN105609548A
公开(公告)日：2016-05-25
申请号：CN201510996709.6
申请日：2015-12-25
Applicant: 电子科技大学
IPC: H01L29/45 , H01L21/335
CPC classification number: H01L29/45 , H01L29/66234
Abstract: 本发明提出了一种半导体器件及其制造方法，属于半导体技术领域。包括多个结构相同并依次连接的元胞，所述元胞包括N型掺杂衬底，位于N型掺杂衬底之中的扩散P型阱区，位于扩散P型阱区之中的第一P型重掺杂区和N型重掺杂区，位于N型掺杂衬底和扩散P型阱区上表面的氧化层，覆盖整个元胞上表面的金属阴极，位于N型掺杂衬底下表面的第二P型重掺杂区，位于第二P型重掺杂区下表面的金属阳极。本发明半导体器件在衬底背面注入与衬底掺杂类型相反的半导体材料，一方面，P型重掺杂背面注入会向N型衬底注入空穴，使得半导体器件为空穴电流和电子电流两种载流子电流，增大器件的电流密度，另一方面可提高器件的反向耐压。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.027 seconds)
