-
公开(公告)号：CN111403380B
公开(公告)日：2023-07-25
申请号：CN201910773021.X
申请日：2019-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本申请提供一种静电保护结构，包括：埋氧层、电阻和设置于埋氧层上的场效应晶体管和二极管组件，其中，场效应晶体管包括第一注入区、第一阱区、第二注入区、第二阱区和第三注入区，第一阱区与第二阱区均为低压阱区；第一阱区与第二阱区远离埋氧层的一面均设有绝缘层，第一阱区的绝缘层与第二阱区的绝缘层跨接引出栅极端，栅极端为高压栅极端；第一注入区与第三注入区跨接引出源极端，源极端接地；第二注入区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地，二极管组件与场效应晶体管连接。基于本申请实施例，通过在场效应晶体管的栅极串接电阻，与漏极‑栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管的导通均匀性。
-
公开(公告)号：CN110401444B
公开(公告)日：2023-04-07
申请号：CN201910558207.3
申请日：2019-06-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种异步时钟ADC电路的亚稳态的检测消除电路，包括：异步时钟生成电路，用于根据所述异步时钟ADC电路的比较器的输出和反向输出生成一异步时钟信号，作为所述异步时钟ADC电路的比较器的时钟信号输入至所述异步时钟ADC电路的比较器的时钟信号输入端；亚稳态标志信号生成电路，输出端连接至所述异步时钟生成电路，用于向所述异步时钟生成电路输出由所述异步时钟信号确定的亚稳态标志信号，使在所述异步时钟信号异常时，输出至所述异步时钟生成电路的亚稳态标志信号使得所述异步时钟生成电路输出的时钟信号恒为零，比较器复位。
-
公开(公告)号：CN110401443B
公开(公告)日：2023-03-31
申请号：CN201910558206.9
申请日：2019-06-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种同步时钟ADC电路的亚稳态的检测消除电路，包括：亚稳态标志信号生成电路，用于连接至所述同步时钟ADC电路的比较器的输出端，根据所述比较器的输出和反向输出生成亚稳态标志信号，以控制同步时钟信号的生成，所述同步时钟信号用于供给所述比较器，给所述比较器提供比较时钟；同步时钟信号生成电路，连接至所述亚稳态标志信号生成电路的输出端，用于根据所述亚稳态标志信号生成同步时钟信号，所述同步时钟信号生成电路还连接至所述比较器，将生成的同步时钟信号供给所述比较器，且所述比较器处于亚稳态时，所述同步时钟信号为低电平。
-
公开(公告)号：CN111261515B
公开(公告)日：2022-11-29
申请号：CN202010061425.9
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/3213 , H01L21/66 , G01Q30/20
Abstract: 本发明涉及微纳尺度材料样品制备技术领域，特别涉及一种电子器件表面处理方法。所述电子器件包括衬底层和设在所述衬底层上的器件结构层，所述器件结构层内设有导通层和栅介质层，所述导通层和所述栅介质层内均设有金属材料层；所述处理方法包括：对所述器件结构层减薄，使所述金属材料层裸露在所述器件结构层表面，得到第一处理产物；对所述第一处理产物刻蚀，得到第二处理产物。本申请实施例所述的电子器件表面处理方法，通过对器件结构层减薄，使内部的金属材料层裸露出器件结构，然后再刻蚀除去金属材料层，为后续的三维原子探针技术表征分析提供保证，提高三维原子探针技术样品分析的成功率。
-
公开(公告)号：CN115020582A
公开(公告)日：2022-09-06
申请号：CN202210604281.6
申请日：2022-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种多阻型磁性器件及其制备方法和应用，对磁性器件的自由层进行特殊化处理：(1)拼接式生长自由层，拼接部分由不同的铁磁材料构成，在拼接处设置上述磁性器件；(2)自由层由单一铁磁材料构成，但在自由层表面且远离势垒层或空间层一侧均匀增添杂质，利用杂质使自由层磁畴自主分畴。两种处理方式可实现器件的多阻态特性，代表一个该器件可以存储超过一比特的信息，多个该器件可实现更多的随机数组合。本发明可通过全电学操控，具有多阻值、随机性、强拓展性、低能耗、与CMOS制程兼容等优点，只需在现有器件制备工艺基础上稍作改进，有效降低器件、阵列及其组成的芯片制造成本。
-
Patent Agency Ranking
公开(公告)号：CN111220820B
公开(公告)日：2022-03-22
申请号：CN202010061077.5
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01Q30/20
Abstract: 本发明公开了一种精确定位鳍式场效应晶体管的原子探针针尖样品制备方法，本发明通过对小尺寸鳍式场效应晶体管进行预处理，根据预处理后两个相邻切割面的表面电路布局图得到的第一沉积保护层和两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对其位置进行定位标记，对第一截面的表面进行保护层沉积，并根据未被覆盖的第一定位标记位置找到原被覆盖的第一定位标记的位置得到第二定位标记，并根据此第二定位标记进行切割处理，从而形成含有鳍式场效应晶体管针尖样品。本发明提出的制备方法能对所需分析结构进行精准定位，实现了两种截面方向精准定位制样，分别为沿着穿过Fin的方向制样或沿着穿过Gate的方向制样，制样时间缩短且制备流程高效可靠。
-
公开(公告)号：CN113764459A
公开(公告)日：2021-12-07
申请号：CN202111045202.4
申请日：2021-09-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种低温磁性超导混合存储单元及存储器，存储单元包括：串联设置或并联设置的电压调控磁各向异性磁隧道结及超导纳米线低温管；电压调控磁各向异性磁隧道结包括依次叠置的参考层、势垒层及自由层；超导纳米线低温管为三端器件，包括沟道端、源端及漏端，于沟道端施加栅电流用于控制沟道端电阻的变化，以使超导纳米线低温管实现具有门控功能的逻辑开关。通过将电压调控磁各向异性磁隧道结及超导纳米线低温管结合形成存储单元，充分结合了两者的优势，同时考虑两者工艺上的兼容性，可显著提高现有存储单元的读写速度(具有亚纳秒写入速度)、有效降低功耗、增加单元集成密度，尤其适用于大规模低温存储器领域。
-
公开(公告)号：CN110233629B
公开(公告)日：2021-09-03
申请号：CN201910426799.3
申请日：2019-05-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M13/19
Abstract: 本发明涉及一种改进的汉明码纠错方法，其中改进的汉明码纠错方法包括以下步骤：将待传输数据依次划分为4位一组的子数据；根据子数据生成4位第一校验码和4位第二校验码；将第一校验码和第二校验码插入到子数据中；将重组后的数据传输到校验码的接收端；在接收端，根据接受到的子数据和校验码的值生成检验状态码，用于检验传输的数据中存在的码位错误。
-
公开(公告)号：CN111933639A
公开(公告)日：2020-11-13
申请号：CN202010636724.0
申请日：2020-07-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明涉及一种用于高压容限电路的静电保护结构，包括：衬底，所述衬底上设置有阱区层，所述阱区层中相邻设置有第一阱区和第二阱区；所述阱区层上设置有掺杂离子层，所述掺杂离子层包括第一掺杂区、第二掺杂区和第三掺杂区，所述第二掺杂区和第三掺杂区之间设置有MOS器件区，相邻的掺杂区之间，以及掺杂区与MOS器件区之间设置有隔离结构，其特征在于，所述MOS器件区内设置有相互串联的第一级NMOS结构和第二级NMOS结构，其中，所述第一级NMOS结构的漏极与阳极相连，且在与阳极相连的支路上设置有第一二极管，所述第一级NMOS结构的栅极接电源电压端；所述第二级NMOS结构的栅极和阴极相连。本发明降低了触发电压，还可以解决了SCR的闩锁问题。
-
公开(公告)号：CN111725206A
公开(公告)日：2020-09-29
申请号：CN201910691004.1
申请日：2019-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种PMOS触发的SCR器件、SCR器件的制造方法及SCR静电保护电路。其中，本发明提供的PMOS触发的SCR器件，包括埋氧化层，还包括依次设于埋氧化层表面的第一P+注入区、N阱区、P+注入触发区、P阱区和第一N+注入区，第一P+注入区连接于阳极，第一N+注入区连接于阴极，N阱区的远离埋氧化层的一侧设有栅极结构。具有如下有益效果：SCR的导通不依赖于传统结构中N阱和P阱之间结的反向击穿,而是通过开启PMOS管引入沟道电流，大大降低了SCR的触发电压；加快了SCR的开启速度，具备有效性和敏捷性；大大改善了SCR的ESD保护性能。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.043 seconds)
