-
公开(公告)号：CN102385538A
公开(公告)日：2012-03-21
申请号：CN201110252163.5
申请日：2008-07-17
Applicant: 株式会社东芝
IPC: G06F11/10
CPC classification number: H03M13/2906 , G06F11/10 , G06F11/1004 , G06F11/1008 , G06F11/1068 , G06F13/1673 , G06F13/4068 , G11C29/52 , H03M13/03 , H03M13/29 , H03M13/35 , H03M13/6561 , Y02D10/14 , Y02D10/151
Abstract: 公开了一种半导体存储器件及其控制方法，该半导体存储器件包括：半导体存储器，被配置为非易失性地存储多个检测码、多个第一校正码、第二校正码以及第二数据块，第一数据块中的每一个包含数据项之一和相应的检测码，第二数据块包括第一数据块；第一校正器，被配置为使用第一校正码来校正第一数据块中的错误；检测器，被配置为使用所述检测码来检测由第一校正器校正的数据项中的错误，并产生表示在每个已校正的数据项中存在/不存在错误的第一错误信息；和第二校正器，被配置为使用第一错误信息和第二校正码，来校正已校正的数据项当中包括错误的若干个数据项中的错误，其中，第二校正码的纠错能力高于第一校正码的纠错能力。
-
公开(公告)号：CN102163458A
公开(公告)日：2011-08-24
申请号：CN201110036760.4
申请日：2011-02-12
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C29/52 , G06F11/1008 , G06F11/1068
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括数据被请求写入其中的半导体存储器芯片。所述数据具有一个或多个预定单位的第一数据的段。所述装置包括：写控制器，其将所述第一数据和冗余信息写入不同的半导体存储器芯片中，所述冗余信息是通过使用预定数目的所述第一数据的段而计算出的且被用于校正所述预定数目的所述第一数据的段中的错误；以及存储单元，其存储识别信息和区域指定信息以使所述存储识别信息和区域指定信息彼此相关联。所述识别信息使所述第一数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的彼此相关联的所述第一数据和所述冗余信息被写入的多个存储区域。
-
公开(公告)号：CN100414840C
公开(公告)日：2008-08-27
申请号：CN200410079888.9
申请日：2004-09-23
Applicant: 株式会社东芝
IPC: H03K19/177 , G06F15/76
CPC classification number: G06F17/5054
Abstract: 一种逻辑电路装置，包括：存储分别与多个单位电路有关的电路构成信息的电路构成信息存储器；在工作中使用上述电路构成信息可以对电路构成进行再构成的可编程逻辑电路；把与上述单位电路的各自处理有关的输入数据和输出数据存储在上述各单位电路的每个中的处理数据存储器；和监视与上述单位电路的各自处理有关的上述输入数据的、存入处理数据存储器的存储量，并把上述可编程逻辑电路的电路构成变更为满足以下的(A)和(B)的条件的单位电路的电路构成的控制单元：(A)与该单位电路的处理有关的输入数据的存储量超过第1阈值；(B)该单位电路与在上述可编程逻辑电路上现在构成的单位电路不同。
-
公开(公告)号：CN1959843A
公开(公告)日：2007-05-09
申请号：CN200610142990.8
申请日：2006-10-26
Applicant: 株式会社东芝
Inventor： 菅野伸一
CPC classification number: G06F11/1072 , G06F11/1068 , G11C11/5642 , G11C29/00 , G11C2029/0411 , G11C2211/5634
Abstract: 一种信息再生装置，包括：存储部件，存储电荷；读取部件，获得存储在存储部件中的电荷量，并通过确定基于电荷量和第一阈值的比较的值来读取信息；误差检测部件，确定所读取的信息是否有误差；阈值产生部件，当误差检测部件确定出所述信息具有误差时，产生第二阈值，第二阈值的值与用于读取所述信息的第一阈值的值不同。在误差检测部件确定所述信息有误差后，读取部件进一步通过确定基于电荷量和第二阈值的比较的值来读取信息。
-
公开(公告)号：CN1601904A
公开(公告)日：2005-03-30
申请号：CN200410079888.9
申请日：2004-09-23
Applicant: 株式会社东芝
IPC: H03K19/177 , G06F15/76
CPC classification number: G06F17/5054
Abstract: 一种逻辑电路装置，包括：存储分别与多个单位电路有关的电路构成信息的电路构成信息存储器；在工作中使用上述电路构成信息可以对电路构成进行再构成的可编程逻辑电路；把与上述各电路有关的输入数据和输出数据存储在每个上述各电位电路中的处理数据存储器；对上述各电路的每个监视对上述处理数据存储器的上述输入或者输出数据中的至少一方的存储量，当这些存储量满足某一条件时，变更上述可编程逻辑电路的电路构成的控制单元。在用可编程逻辑电路来分时地使多个单位电路工作时，可以自动地分配各单位电路所需要的处理能力。
-
Patent Agency Ranking
公开(公告)号：CN106909314A
公开(公告)日：2017-06-30
申请号：CN201610318752.1
申请日：2016-05-13
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G06F3/06
Abstract: 本发明的实施方式提供一种能够与其他装置协调动作的存储器系统及控制方法。根据实施方式，能够作为存储阵列内的一个半导体存储装置动作的存储器系统具备非易失性存储器及控制器，所述控制器以执行将从主机接收的数据写入到所述非易失性存储器的写入动作的方式构成。所述控制器从所述主机或所述存储阵列内的其他半导体存储装置，接收所述其他半导体存储装置的写入性能降低的通知。所述控制器基于由所述接收到的通知指定的所述其他半导体存储装置的所述写入性能的降低量，使所述写入动作的性能降低。
-
公开(公告)号：CN106909313A
公开(公告)日：2017-06-30
申请号：CN201610300709.2
申请日：2016-05-09
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G06F3/06
Abstract: 本发明的实施方式提供一种能够对主机或阵列内的其他SSD提供有用的信息的存储器系统及控制方法。根据实施方式，能够作为存储阵列内的一个半导体存储装置而动作的存储器系统具备：非易失性存储器；及控制器，以执行将从主机接收的数据写入到所述非易失性存储器的写入动作、及用于管理所述存储器系统的内部动作的方式构成。所述控制器是在开始所述内部动作的情况下，根据所述开始的所述内部动作的内容而推断由所述内部动作的开始引起的所述写入动作的性能降低的量，并将所述推断的所述写入动作的性能降低的量通知给所述主机或所述存储阵列内的其他一个以上的半导体存储装置。
-
公开(公告)号：CN106527963A
公开(公告)日：2017-03-22
申请号：CN201610060267.9
申请日：2016-01-28
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G06F3/06
Abstract: 本发明的实施方式提供可提高便利性的存储器系统及主机装置。存储器系统具备非易失性存储器、接口、控制器电路、分配器。上述存储器具备多个单位区域。上述接口接收被赋予了数据流标识符的写入数据。上述控制器电路将上述接口接收到的写入数据中被赋予了一个数据流标识符的写入数据写入第1单位区域，上述第1单位区域是上述多个单位区域中的与上述一个数据流标识符相关联的单位区域。上述分配器在写入数据对上述第1单位区域的写入结束后，将其他单位区域设定成新的第1单位区域，使上述新的第1单位区域与不同于上述一个数据流标识符的一个其他的数据流标识符相关联。
-
公开(公告)号：CN106201326A
公开(公告)日：2016-12-07
申请号：CN201510239405.5
申请日：2015-05-12
Applicant: 株式会社东芝
Inventor： 菅野伸一
Abstract: 根据一个实施例，一种信息处理装置(17)包含发射单元(18)及接收单元(19)。所述发射单元(18)将写入数据及所述写入数据的逻辑地址发射到存储器装置(5)。所述存储器装置(5)包含多个擦除单位区域。所述擦除单位区域中的每一者包含多个写入单位区域。所述接收单元(19)从所述存储器装置(5)接收包含指示写入到待经受无用单元收集的擦除单位区域的数据的数据识别信息的区域信息。
-
公开(公告)号：CN105808444A
公开(公告)日：2016-07-27
申请号：CN201510655321.X
申请日：2015-10-12
Applicant: 株式会社东芝
IPC: G06F12/02
Abstract: 本发明的实施方式提供便利性高的存储装置及非易失性存储器的控制方法。本实施方式的存储装置包含非易失性存储器、控制非易失性存储器的控制电路、存储器。存储器存储控制程序。控制程序包含在由控制电路执行的情况下，从第1程序接收命令并基于命令对控制电路进行控制的驱动程序，使控制电路执行针对非易失性存储器的访问。控制程序管理针对非易失性存储器的管理信息，在从第2程序接收到管理信息的输出命令的情况下，向第2程序发送管理信息，在从第3程序接收到针对非易失性存储器的处理的设定信息的情况下，基于设定信息执行针对非易失性存储器的处理。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.029 seconds)
