公开(公告)号：CN110224028B

公开(公告)日：2022-06-17

申请号：CN201910410173.3

申请日：2019-05-17

Applicant: 南京邮电大学

Inventor： 王玲 ,  成建兵 ,  沈醴 ,  田莉 ,  陈明

IPC: H01L29/78 ,  H01L23/552

Abstract: 本发明提出了一种具有L型介质层低EMI的VDMOS器件，包括VDMOS原胞结构，所述VDMOS原胞结构包括漏端金属电极和源极金属电极，所述VDMOS原胞结构两侧设置有RC吸收电路，所述RC吸收电路包括串联的电阻和电容，所述RC吸收电路的一端与所述源极金属电极耦合，另一端与所述漏端金属电极耦合。本发明在保证VDMOS原有基本电学性能的基础上，有效降低了VDMOS器件的开关损耗和电磁干扰，提高所应用的电路集成度。

公开(公告)号：CN110224028A

公开(公告)日：2019-09-10

申请号：CN201910410173.3

申请日：2019-05-17

Applicant: 南京邮电大学

Inventor： 王玲 ,  成建兵 ,  沈醴 ,  田莉 ,  陈明

IPC: H01L29/78 ,  H01L23/552

Abstract: 本发明提出了一种具有L型介质层低EMI的VDMOS器件，包括VDMOS原胞结构，所述VDMOS原胞结构包括漏端金属电极和源极金属电极，所述VDMOS原胞结构两侧设置有RC吸收电路，所述RC吸收电路包括串联的电阻和电容，所述RC吸收电路的一端与所述源极金属电极耦合，另一端与所述漏端金属电极耦合。本发明在保证VDMOS原有基本电学性能的基础上，有效降低了VDMOS器件的开关损耗和电磁干扰，提高所应用的电路集成度。

公开(公告)号：CN108493247A

公开(公告)日：2018-09-04

申请号：CN201810165544.1

申请日：2018-02-28

Applicant: 南京邮电大学

Inventor： 成建兵 ,  王勃 ,  陈姗姗 ,  吴宇芳

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明涉及一种具有P柱区和N柱区阶梯掺杂的SJ-VDMOS器件及制造方法，将阶梯掺杂（变掺杂）的思想引入新结构，将漂移区超结中的超结P型柱区（11）进行阶梯掺杂，掺杂浓度由源极到漏极逐渐降低；同时超结N型柱区（12）也进行阶梯掺杂，掺杂浓度由源极到漏极逐渐升高。新型结构阶梯掺杂可以平衡漂移区的电荷，提高器件击穿电压的同时保持了器件好的导通电阻特性。并且新结构可以降低器件内部电荷存储，提高器件开关速度，当器件应用于功率集成电路时，可以有效降低开关损耗。

公开(公告)号：CN105742281B

公开(公告)日：2018-06-12

申请号：CN201610189737.1

申请日：2016-03-30

Applicant: 南京邮电大学

Inventor： 滕国兵 ,  成建兵 ,  陈旭东 ,  郭厚东

IPC: H01L27/02

Abstract: 本发明公开了一种PN结辅助触发SCR‑LDMOS结构的高压ESD保护器件，包括P型硅衬底，所述P型硅衬底上设有埋氧层，埋氧层上设有漂移区，漂移区的上方从左到右依次设有N‑buffer区、P区、P‑body区；所述N‑buffer区中从左到右依次设有第一漏极重掺杂N+区和第一漏极重掺杂P+区；所述P‑body区中从左到右依次设有第二源极重掺杂N+区、第二源极重掺杂P+区及第三源极重掺杂P+区，P区和第二源极重掺杂P+区通过导线相连。当ESD保护器件的漏极受到正向ESD脉冲后，利用反偏PN结来辅助提高触发开启前的空穴载流子浓度，降低了触发电压Vt1。并且器件引入的反偏PN结可有效抑制寄生SCR的正反馈作用，从而有效提高器件的维持电压Vh，避免器件发生闩锁效应。

公开(公告)号：CN107910325A

公开(公告)日：2018-04-13

申请号：CN201710975122.6

申请日：2017-10-19

Applicant: 南京邮电大学

Inventor： 陈珊珊 ,  成建兵 ,  吴宇芳 ,  王勃

IPC: H01L27/02

Abstract: 本发明涉及一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，新SCR-LMMOS结构在正向ESD脉冲作用下，一方面，利用PMOS触发电压低的优点，新结构用PMOS取代常规SCR-LDMOS中的PN结反向击穿的触发机制，降低器件的触发电压；另一方面由外部PMOS触发SCR-LDMOS的结构中存在新寄生晶体管可以箝拉器件内部电压，抑制器件内部的正反馈机制，提高器件的维持电压；同时新结构中存在两条ESD电流泄放通道，使得器件的电流泄放能力提高。

公开(公告)号：CN104637995A

公开(公告)日：2015-05-20

申请号：CN201510077083.9

申请日：2015-02-12

Applicant: 南京邮电大学

Inventor： 刘雪松 ,  成建兵 ,  俞露露 ,  陈旭东 ,  郭厚东 ,  滕国兵

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明涉及一种介质隔离与结隔离相结合的LIGBT器件及制造方法，属于电子技术领域。该LIGBT器件将常规短路LIGBT的阳极区采用介质隔离与结隔离相结合的结构：阳极N+和P+之间用介质隔离，N+下面采用结隔离。这种新型的介质隔离与结隔离相结合的结构一方面在保证器件较少的关断时间的基础上，在导通时可以消除器件的负阻效应，提高器件的性能和稳定性,另外一方面也可以减小器件的尺寸面积。

公开(公告)号：CN204391120U

公开(公告)日：2015-06-10

申请号：CN201520124979.3

申请日：2015-03-03

Applicant: 南京邮电大学

Inventor： 俞露露 ,  成建兵 ,  刘雪松 ,  袁晴雯

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/41 ,  H01L29/06 ,  H01L21/28

Abstract: 本实用新型公开了一种P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件，本实用新型创新之处在于，用RESURF结构与二维超结结构相结合的漂移区代替常规LDMOS的单一轻掺杂漂移区。如图所示，靠近源极的一侧采用二维横向超结结构，靠近漏极一侧采用RESURF结构。本实用新型又将变掺杂的思想引入新结构，将漂移区超结中的P柱区进行阶梯掺杂，掺杂浓度由源极到漏极逐渐降低。新型的P柱区阶梯掺杂的二维类SJ/RESURF LDMOS结构可以消除衬底辅助耗尽效应，平衡漂移区的电荷，提高器件击穿电压的同时保持了器件好的导通电阻特性。本实用新型的思想是从体内调制表面和体内电场，并且体内调制还有不会在表面形成场的突变的优点，因此，热载流子不容易进入其上的场氧中，如此则提高了场氧的可靠性，进而提高了器件的可靠性。此外，新结构制造工艺简单，可进一步降低生产成本。

公开(公告)号：CN204680673U

公开(公告)日：2015-09-30

申请号：CN201520370037.3

申请日：2015-06-01

Applicant: 南京邮电大学

Inventor： 成建兵 ,  刘雪松 ,  俞露露 ,  陈旭东 ,  郭厚东 ,  滕国兵

IPC: H01L29/08 ,  H01L29/739

Abstract: 本实用新型涉及一种阳极抬高的LIGBT器件，属于电子技术领域。该LIGBT器件将常规短路LIGBT的阳极区的N+抬高，并且将阳极N+和阳极P+之间用介质隔离。这种新型的阳极N+抬高的结构一方面在保证器件较少的关断时间的基础上，在导通时可以消除器件的负阻效应，提高器件的性能和稳定性；另外一方面也可以减小器件的横向尺寸面积。

公开(公告)号：CN204375755U

公开(公告)日：2015-06-03

申请号：CN201520104941.X

申请日：2015-02-12

Applicant: 南京邮电大学

Inventor： 刘雪松 ,  成建兵 ,  俞露露 ,  陈旭东 ,  郭厚东 ,  滕国兵

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本实用新型涉及一种介质隔离与结隔离相结合的LIGBT器件，属于电子技术领域。该LIGBT器件将常规短路LIGBT的阳极区采用介质隔离与结隔离相结合的结构：阳极N+和P+之间用介质隔离，N+下面采用结隔离。这种新型的介质隔离与结隔离相结合的结构一方面在保证器件较少的关断时间的基础上，在导通时可以消除器件的负阻效应，提高器件的性能和稳定性,另外一方面也可以减小器件的尺寸面积。