-
公开(公告)号：CN108493186B
公开(公告)日：2020-08-04
申请号：CN201810169525.6
申请日：2018-02-28
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明涉及一种PMOS触发并箝拉内部电压的SCR型ESD防护器件，针对SCR结构，在N阱中添加PMOS结构，并将PMOS漏端与P阱相连接，在正向ESD脉冲下，PMOS较反向PN结更早击穿，并通过漏端P+将电流传递到P阱，抬高P阱电位，使寄生NPN管更快开启，降低器件触发电压；另外器件内部增加了可以箝拉内部电压的新寄生晶体管，抑制正反馈机制，使器件的维持电压得到提高。
-
公开(公告)号：CN108493247B
公开(公告)日：2021-06-22
申请号：CN201810165544.1
申请日：2018-02-28
Applicant: 南京邮电大学
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明涉及一种具有P柱区和N柱区阶梯掺杂的SJ‑VDMOS器件及制造方法，将阶梯掺杂（变掺杂）的思想引入新结构，将漂移区超结中的超结P型柱区（11）进行阶梯掺杂，掺杂浓度由源极到漏极逐渐降低；同时超结N型柱区（12）也进行阶梯掺杂，掺杂浓度由源极到漏极逐渐升高。新型结构阶梯掺杂可以平衡漂移区的电荷，提高器件击穿电压的同时保持了器件好的导通电阻特性。并且新结构可以降低器件内部电荷存储，提高器件开关速度，当器件应用于功率集成电路时，可以有效降低开关损耗。
-
Patent Agency Ranking
公开(公告)号：CN107910359A
公开(公告)日：2018-04-13
申请号：CN201711091191.7
申请日：2017-11-08
Applicant: 南京邮电大学
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种具有扩大E-SOA区域的LDMOS器件及其制造方法，一方面通过在P衬底（10）和N型外延层（12）之间引入第一重掺杂P+区（11），该第一重掺杂P+区（11）给漏电极（21）发生雪崩击穿产生的空穴载流子，提供了新的泄放通道；另一方面，该新的泄放通道使得大部分的漏端空穴不再从表面流通，减少了被俘获到N型外延层（12）表面场氧化层（17）中的空穴数，进一步提高了器件的可靠性，扩大了E-SOA区域。
-
公开(公告)号：CN107910325B
公开(公告)日：2020-07-24
申请号：CN201710975122.6
申请日：2017-10-19
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明涉及一种外部PMOS触发SCR‑LDMOS结构的ESD防护器件，新SCR‑LMMOS结构在正向ESD脉冲作用下，一方面，利用PMOS触发电压低的优点，新结构用PMOS取代常规SCR‑LDMOS中的PN结反向击穿的触发机制，降低器件的触发电压；另一方面由外部PMOS触发SCR‑LDMOS的结构中存在新寄生晶体管可以箝拉器件内部电压，抑制器件内部的正反馈机制，提高器件的维持电压；同时新结构中存在两条ESD电流泄放通道，使得器件的电流泄放能力提高。
-
公开(公告)号：CN108493186A
公开(公告)日：2018-09-04
申请号：CN201810169525.6
申请日：2018-02-28
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明涉及一种PMOS触发并箝拉内部电压的SCR型ESD防护器件，针对SCR结构，在N阱中添加PMOS结构，并将PMOS漏端与P阱相连接，在正向ESD脉冲下，PMOS较反向PN结更早击穿，并通过漏端P+将电流传递到P阱，抬高P阱电位，使寄生NPN管更快开启，降低器件触发电压；另外器件内部增加了可以箝拉内部电压的新寄生晶体管，抑制正反馈机制，使器件的维持电压得到提高。
-
公开(公告)号：CN108493247A
公开(公告)日：2018-09-04
申请号：CN201810165544.1
申请日：2018-02-28
Applicant: 南京邮电大学
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明涉及一种具有P柱区和N柱区阶梯掺杂的SJ-VDMOS器件及制造方法，将阶梯掺杂（变掺杂）的思想引入新结构，将漂移区超结中的超结P型柱区（11）进行阶梯掺杂，掺杂浓度由源极到漏极逐渐降低；同时超结N型柱区（12）也进行阶梯掺杂，掺杂浓度由源极到漏极逐渐升高。新型结构阶梯掺杂可以平衡漂移区的电荷，提高器件击穿电压的同时保持了器件好的导通电阻特性。并且新结构可以降低器件内部电荷存储，提高器件开关速度，当器件应用于功率集成电路时，可以有效降低开关损耗。
-
公开(公告)号：CN107910325A
公开(公告)日：2018-04-13
申请号：CN201710975122.6
申请日：2017-10-19
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明涉及一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，新SCR-LMMOS结构在正向ESD脉冲作用下，一方面，利用PMOS触发电压低的优点，新结构用PMOS取代常规SCR-LDMOS中的PN结反向击穿的触发机制，降低器件的触发电压；另一方面由外部PMOS触发SCR-LDMOS的结构中存在新寄生晶体管可以箝拉器件内部电压，抑制器件内部的正反馈机制，提高器件的维持电压；同时新结构中存在两条ESD电流泄放通道，使得器件的电流泄放能力提高。
-
-
-
-
-
-
Search Results
7
records
(took 0.015 seconds)
